WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007149515) DISPOSITIFS DE MÉMOIRE À INTERFÉRENCE RÉDUITE ENTRE DES PORTES FLOTTANTES ET LEURS PROCÉDÉS DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/149515    N° de la demande internationale :    PCT/US2007/014431
Date de publication : 27.12.2007 Date de dépôt international : 20.06.2007
CIB :
H01L 21/8247 (2006.01), H01L 27/115 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way, Boise, ID 83707-0006 (US) (Tous Sauf US).
ARITOME, Seiichi [JP/US]; (US) (US Seulement)
Inventeurs : ARITOME, Seiichi; (US)
Mandataire : FLETCHER, Michael, G.; Fletcher Yoder Pc, 7915 FM 1960 West, Suite 330, Houston, TX 77070 (US)
Données relatives à la priorité :
11/471,772 21.06.2006 US
Titre (EN) FLOATING GATE MEMORY DEVICES AND FABRICATION
(FR) DISPOSITIFS DE MÉMOIRE À INTERFÉRENCE RÉDUITE ENTRE DES PORTES FLOTTANTES ET LEURS PROCÉDÉS DE FABRICATION
Abrégé : front page image
(EN)A floating gate memory array comprising transistors having isolated inter-gate dielectric regions with respect to one another and methods of fabricating the same. Floating gate transistors are formed such that each of the floating gate transistors in the array has a floating gate, a control gate and an inter-gate dielectric layer therebetween. The inter-gate dielectric layer for each transistor is isolated from the inter-gate dielectric of each of the other transistors in the array. Methods of fabricating such structures are also provided.
(FR)La présente invention concerne des zones mémoire à portes flottantes comprenant des transistors ayant des zones diélectriques inter-portes isolées l'une de l'autre et leurs procédés de fabrication. Des transistors à portes flottantes sont formés de sorte que chaque transistor d'une zone mémoire possède une porte flottante, une porte de commande et une couche diélectrique inter-porte entre elles. La couche diélectrique inter-porte de chaque transistor est isolée de celle de chaque autre transistor de la zone mémoire. L'invention concerne également des procédés de fabrication de tels dispositifs.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)