Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007146590 - CIRCUIT DE CORRECTION DE CYCLE DE SERVICE

Numéro de publication WO/2007/146590
Date de publication 21.12.2007
N° de la demande internationale PCT/US2007/069883
Date du dépôt international 29.05.2007
CIB
H03K 5/156 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
5Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
156Dispositions dans lesquelles un train d'impulsions est transformé en un train ayant une caractéristique désirée
CPC
H03K 5/1565
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
1565the output pulses having a constant duty cycle
Déposants
  • QUALCOMM Incorporated [US/US]; Attn: International Ip Administration 5775 Morehouse Drive San Diego, California 92121, US (AllExceptUS)
  • DAI, Liang [CN/US]; US (UsOnly)
  • NGUYEN, Lam V. [US/US]; US (UsOnly)
Inventeurs
  • DAI, Liang; US
  • NGUYEN, Lam V.; US
Mandataires
  • OGROD, Gregory D.; International IP Administration 5775 Morehouse Drive San Diego, California 92121 , US
Données relatives à la priorité
11/454,42614.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DUTY CYCLE CORRECTION CIRCUIT
(FR) CIRCUIT DE CORRECTION DE CYCLE DE SERVICE
Abrégé
(EN)
A duty cycle correction circuit capable of generating a clock signal having good (e.g., approximately 50%) duty cycle is described. The duty cycle correction circuit includes a clock deskew circuit and a duty cycle detection circuit. The clock deskew circuit receives an input clock signal that may have poor duty cycle, adjusts the input clock signal based on a control, and provides an output clock signal having an adjustable duty cycle. The duty cycle detection circuit detects error in the duty cycle of the output clock signal and generates the control in response to the detected error in the duty cycle. The clock deskew circuit and the duty cycle detection circuit implement a feedback loop that senses error in the duty cycle of the output clock signal and feeds back the control to correct the duty cycle error.
(FR)
La présente invention concerne un circuit de correction de cycle de service capable de générer un signal d'horloge ayant un bon cycle de service (par exemple approximativement 50 %). Le circuit de correction de cycle de service comprend un circuit de correction de désalignement d'horloge et un circuit de détection de cycle de service. Le circuit de correction de désalignement d'horloge reçoit un signal d'horloge d'entrée pouvant avoir un mauvais cycle de service, ajuste le signal d'horloge d'entrée sur la base d'une commande et communique un signal d'horloge de sortie ayant un cycle de service réglable. Le circuit de détection de cycle de service détecte une erreur dans le cycle de service du signal d'horloge de sortie et génère la commande en réponse à l'erreur détectée dans le cycle de service. Le circuit de correction de désalignement d'horloge et le circuit de détection de cycle de service fournissent une boucle de retour détectant une erreur dans le cycle de service du signal d'horloge de sortie et fournit un retour à la commande afin de corriger l'erreur du cycle de sortie.
Dernières données bibliographiques dont dispose le Bureau international