WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007146533) DIODES PIN POUR LA PHOTODÉTECTION ET LA CAPTURE D'IMAGE À HAUTE VITESSE ET HAUTE RÉSOLUTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/146533    N° de la demande internationale :    PCT/US2007/068962
Date de publication : 21.12.2007 Date de dépôt international : 15.05.2007
CIB :
H01L 31/00 (2006.01), H01L 29/10 (2006.01), H01L 29/04 (2006.01)
Déposants : WISCONSIN ALUMNI RESEARCH FOUNDATION [US/US]; Post Office Box 7365, Madison, Wisconsin 53707-7365 (US) (Tous Sauf US).
LAGALLY, Max G. [US/US]; (US) (US Seulement).
MA, Zhenqiang [CN/US]; (US) (US Seulement)
Inventeurs : LAGALLY, Max G.; (US).
MA, Zhenqiang; (US)
Mandataire : MANNING, Michelle; Foley & Lardner LLP, 150 East Gilman Street, Post Office Box 1497, Madison, Wisconsin 53701-1497 (US)
Données relatives à la priorité :
11/452,135 13.06.2006 US
Titre (EN) PIN DIODES FOR PHOTODETECTION AND HIGH-SPEED, HIGH-RESOLUTION IMAGE SENSING
(FR) DIODES PIN POUR LA PHOTODÉTECTION ET LA CAPTURE D'IMAGE À HAUTE VITESSE ET HAUTE RÉSOLUTION
Abrégé : front page image
(EN)The present invention provides high-speed, high-efficiency PIN diodes for use in photodetector and CMOS imagers. The PIN diodes include a layer of intrinsic semiconducting material, such as intrinsic Ge or intrinsic GeSi, disposed between two tunneling barrier layers of silicon oxide. The two tunneling barrier layers are themselves disposed between a layer of n-type silicon and a layer of p-type silicon.
(FR)La présente invention concerne des diodes PIN haute vitesse et haute efficacité à utiliser dans un photodétecteur ou des capteurs optiques CMOS. Les diodes PIN comprennent une couche de matériau semi-conducteur intrinsèque, comme du Ge intrinsèque ou du GeSi intrinsèque, placée entre deux couches de barrière tunnel d'oxyde de silicium. Les deux couches de barrière tunnel sont elles-mêmes placées entre une couche de silicium de type n et une couche de silicium de type p.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)