Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007143664 - SYSTÈMES ET PROCÉDÉS ANTI-REPLIEMENT DANS UN CIRCUIT ÉCHANTILLONNEUR-BLOQUEUR

Numéro de publication WO/2007/143664
Date de publication 13.12.2007
N° de la demande internationale PCT/US2007/070440
Date du dépôt international 05.06.2007
CIB
H03M 1/00 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1Conversion analogique/numérique; Conversion numérique/analogique
CPC
H03M 1/0629
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
0617characterised by the use of methods or means not specific to a particular type of detrimental influence
0626by filtering
0629Anti-aliasing
H03M 1/1245
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
12Analogue/digital converters
124Sampling or signal conditioning arrangements specially adapted for A/D converters
1245Details of sampling arrangements or methods
Déposants
  • TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O.Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US (AllExceptUS)
  • BILHAN, Haydar [TR/US]; US (UsOnly)
Inventeurs
  • BILHAN, Haydar; US
Mandataires
  • FRANZ, Warren, L.; Texas Instruments Incorporated Deputy General Patent Counsel P.O.Box 655474, MS 3999 Dallas, TX 75265-5474, US
Données relatives à la priorité
11/448,69507.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SYSTEMS AND METHODS FOR PROVIDING ANTI-ALIASING IN A SAMPLE-AND-HOLD CIRCUIT
(FR) SYSTÈMES ET PROCÉDÉS ANTI-REPLIEMENT DANS UN CIRCUIT ÉCHANTILLONNEUR-BLOQUEUR
Abrégé
(EN)
Systems and methods are included for providing anti-aliasing in a sample-and-hold circuit (108). One embodiment of the invention includes a method for sampling of an input signal for providing to an analog-to-digital converter (110). The method comprises generating a sample signal having a given frequency and a period that defines both a sample phase and a hold phase. The method also comprises sampling the input signal at both the sample phase and the hold phase. The method further comprises generating a decimated output sample that is an aggregate of consecutive samples of the input signal obtained during the sample phase and the hold phase.
(FR)
L'invention concerne des systèmes et procédés anti-repliement dans un circuit échantillonneur-bloqueur (108). Un des modes de réalisation de l'invention comprend un procédé d'échantillonnage d'un signal d'entrée destiné à être transmis à un convertisseur analogique-numérique (110). Le procédé comporte une étape consistant à générer un signal d'échantillonnage présentant une fréquence donnée et une période qui définit à la fois une phase d'échantillonnage et une phase de blocage. Le procédé comporte également une étape consistant à échantillonner le signal d'entrée lors de la phase d'échantillonnage et de la phase de blocage. Le procédé comporte en outre une étape consistant à générer un échantillon de sortie décimé qui constitue un agrégat d'échantillons consécutifs du signal d'entrée obtenus pendant la phase d'échantillonnage et la phase de blocage.
Dernières données bibliographiques dont dispose le Bureau international