WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007143664) SYSTÈMES ET PROCÉDÉS ANTI-REPLIEMENT DANS UN CIRCUIT ÉCHANTILLONNEUR-BLOQUEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/143664    N° de la demande internationale :    PCT/US2007/070440
Date de publication : 13.12.2007 Date de dépôt international : 05.06.2007
CIB :
H03M 1/00 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O.Box 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (Tous Sauf US).
BILHAN, Haydar [TR/US]; (US) (US Seulement)
Inventeurs : BILHAN, Haydar; (US)
Mandataire : FRANZ, Warren, L.; Texas Instruments Incorporated, Deputy General Patent Counsel, P.O.Box 655474, MS 3999, Dallas, TX 75265-5474 (US)
Données relatives à la priorité :
11/448,695 07.06.2006 US
Titre (EN) SYSTEMS AND METHODS FOR PROVIDING ANTI-ALIASING IN A SAMPLE-AND-HOLD CIRCUIT
(FR) SYSTÈMES ET PROCÉDÉS ANTI-REPLIEMENT DANS UN CIRCUIT ÉCHANTILLONNEUR-BLOQUEUR
Abrégé : front page image
(EN)Systems and methods are included for providing anti-aliasing in a sample-and-hold circuit (108). One embodiment of the invention includes a method for sampling of an input signal for providing to an analog-to-digital converter (110). The method comprises generating a sample signal having a given frequency and a period that defines both a sample phase and a hold phase. The method also comprises sampling the input signal at both the sample phase and the hold phase. The method further comprises generating a decimated output sample that is an aggregate of consecutive samples of the input signal obtained during the sample phase and the hold phase.
(FR)L'invention concerne des systèmes et procédés anti-repliement dans un circuit échantillonneur-bloqueur (108). Un des modes de réalisation de l'invention comprend un procédé d'échantillonnage d'un signal d'entrée destiné à être transmis à un convertisseur analogique-numérique (110). Le procédé comporte une étape consistant à générer un signal d'échantillonnage présentant une fréquence donnée et une période qui définit à la fois une phase d'échantillonnage et une phase de blocage. Le procédé comporte également une étape consistant à échantillonner le signal d'entrée lors de la phase d'échantillonnage et de la phase de blocage. Le procédé comporte en outre une étape consistant à générer un échantillon de sortie décimé qui constitue un agrégat d'échantillons consécutifs du signal d'entrée obtenus pendant la phase d'échantillonnage et la phase de blocage.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)