Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007143268 - AMPLIFICATEUR DE LECTURE, DES BITS MULTIPLES PARTAGEANT UNE RÉFÉRENCE COMMUNE

Numéro de publication WO/2007/143268
Date de publication 13.12.2007
N° de la demande internationale PCT/US2007/065616
Date du dépôt international 30.03.2007
CIB
G11C 7/06 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
06Amplificateurs de lecture; Circuits associés
CPC
G11C 11/1673
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
02using magnetic elements
16using elements in which the storage effect is based on magnetic spin effect
165Auxiliary circuits
1673Reading or sensing circuits or methods
G11C 7/02
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
02with means for avoiding parasitic signals
G11C 7/062
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
06Sense amplifiers; Associated circuits, ; e.g. timing or triggering circuits
062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Déposants
  • FREESCALE SEMICONDUCTOR INC. [US/US]; 6501 William Cannon Drive West Austin, Texas 78735, US (AllExceptUS)
  • ANDRE, Thomas W. [US/US]; US (UsOnly)
  • GARNI, Brad J. [US/US]; US (UsOnly)
  • NAHAS, Joseph J. [US/US]; US (UsOnly)
Inventeurs
  • ANDRE, Thomas W.; US
  • GARNI, Brad J.; US
  • NAHAS, Joseph J.; US
Mandataires
  • KING, Robert L. ; 7700 W. Parmer Lane MD: TX32/PL02 Austin, Texas 78729, US
Données relatives à la priorité
11/422,77407.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SENSE AMPLIFIER WITH MULTIPLE BITS SHARING A COMMON REFERENCE
(FR) AMPLIFICATEUR DE LECTURE, DES BITS MULTIPLES PARTAGEANT UNE RÉFÉRENCE COMMUNE
Abrégé
(EN)
A memory circuit includes a sense amplifier (10) in which a single reference signal (OUTRFF) is compared to two data signals (OUT1 and OUT2) from two memory cells. The reference signal (OUTRFF) is generated from the combination of memory cells in opposite logic states. The data signal capacitance is matched to the reference signal capacitance. With reduced but matched capacitance both high speed and high sensitivity can be achieved.
(FR)
L'invention concerne un circuit de mémoire qui inclut un amplificateur de lecture (10) dans lequel un signal de référence unique (OUTRFF) est comparé à deux signaux de données (OUT1 et OUT2). Le signal de référence (OUTRFF) est généré à partir de la combinaison de cellules mémoire se trouvant dans des états logiques opposés. La capacité du signal de données est adaptée à la capacité du signal de référence. Grâce à une capacité réduite mais adaptée, on peut obtenir à la fois une vitesse élevée et une haute sensibilité.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international