WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007142137) CIRCUIT DE COURANT TERMINAL DANS UNE MRAM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/142137    N° de la demande internationale :    PCT/JP2007/061185
Date de publication : 13.12.2007 Date de dépôt international : 01.06.2007
CIB :
G11C 11/15 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku Tokyo 1088001 (JP) (Tous Sauf US).
SAKIMURA, Noboru [JP/JP]; (JP) (US Seulement).
HONDA, Takeshi [JP/JP]; (JP) (US Seulement).
SUGIBAYASHI, Tadahiko [JP/JP]; (JP) (US Seulement)
Inventeurs : SAKIMURA, Noboru; (JP).
HONDA, Takeshi; (JP).
SUGIBAYASHI, Tadahiko; (JP)
Mandataire : KUDOH, Minoru; 6F, KADOYA BLDG. 24-10, Minamiooi 6-chome Shinagawa-ku, Tokyo 140-0013 (JP)
Données relatives à la priorité :
2006-159312 08.06.2006 JP
Titre (EN) CURRENT TERMINATING CIRCUIT IN MRAM
(FR) CIRCUIT DE COURANT TERMINAL DANS UNE MRAM
(JA) MRAMにおける電流終端回路
Abrégé : front page image
(EN)A magnetic random access memory comprises wires (4,5), a plurality of wires (3), a plurality of memory cells (2) and terminating parts (14). The wires (4,5) extend in the Y direction, while the wires (3) extend in the X direction. The memory cells (2) are placed at intersections between the wires (4,5) and the wires (3). The terminating parts (14) each are placed between the memory cells (2) and connected to the wires (4,5). The memory cells (2) each include transistors (6,16) and a magnetic resistor element (7). The transistors (6,16) are connected in series between the wires (4,5) and controlled by a signal of the wire (3). The magnetic resistor element (7) is connected between the transistors (6,16). During a write operation, when a write current (Iw) is caused to flow from one of the wires (4,5) to the other thereof via the transistors (6,16), the terminating part (14) grounds the other of the wires (4,5).
(FR)L'invention concerne une mémoire magnétique à accès aléatoire qui comprend des fils (4, 5), plusieurs fils (3), plusieurs cellules de mémoire (2) et des parties terminales (14). Les fils (4, 5) s'étendent dans la direction Y, alors que les fils (3) s'étendent dans la direction X. Les cellules de mémoire (2) sont placées aux intersections des fils (4, 5) et (3). Chaque des parties terminales (14) est placée entre les cellules de mémoire (2) et reliée aux fils (4, 5). Chacune de ces cellules de mémoire (2) comprend des transistors (6, 16) et un élément de résistance magnétique (7). Les transistors (6, 16) sont reliés en série entre les fils (4, 5) et commandés par un signal du fil (3). L'élément de résistance magnétique (7) est relié entre les transistors (6, 16). Durant une opération d'écriture, lorsqu'un courant d'écriture (lw) est propagé à partir d'un des fils (4, 5) vers l'autre fil par l'intermédiaire des transistors (6, 16), les parties terminales (14) mettent à la terre l'autre des fils (4, 5).
(JA) 配線4及び配線5と、複数の配線3と、複数のメモリセル2と、終端部14とを備える磁気ランダムアクセスメモリを用いる。配線4及び配線5はY方向へ、配線3はX方向へ延在する。メモリセル2は配線4及び配線5と配線3との交点に対応して設けられる。終端部14はメモリセル2間に設けられ、配線4と配線5とに接続される。メモリセル2はトランジスタ6、16と磁気抵抗素子7とを含む。トランジスタ6、16は配線4と配線5との間に直列接続され、配線3の信号で制御される。磁気抵抗素子7はトランジスタ6、16間に接続される。書き込み動作時に、配線4及び配線5のいずれか一方から他方へトランジスタ6、16を介して書き込み電流Iwを流すとき、終端部14は他方を接地する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)