Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007142071 - élément électroluminescent et son procédé de fabrication

Numéro de publication WO/2007/142071
Date de publication 13.12.2007
N° de la demande internationale PCT/JP2007/060852
Date du dépôt international 29.05.2007
CIB
H01L 33/30 2010.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
33Dispositifs à semi-conducteurs ayant au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Détails
02caractérisés par les corps semi-conducteurs
26Matériaux de la région électroluminescente
30contenant uniquement des éléments du groupe III et du groupe V de la classification périodique
CPC
H01L 21/02392
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02367Substrates
0237Materials
02387Group 13/15 materials
02392Phosphides
H01L 21/02395
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02367Substrates
0237Materials
02387Group 13/15 materials
02395Arsenides
H01L 21/02461
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02436Intermediate layers between substrates and deposited layers
02439Materials
02455Group 13/15 materials
02461Phosphides
H01L 21/02543
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02518Deposited layers
02521Materials
02538Group 13/15 materials
02543Phosphides
H01L 21/02576
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02518Deposited layers
0257Doping during depositing
02573Conductivity type
02576N-type
H01L 2224/04042
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
04Structure, shape, material or disposition of the bonding areas prior to the connecting process
04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
Déposants
  • 信越半導体株式会社 SHIN-ETSU HANDOTAI CO., LTD. [JP/JP]; 〒1000005 東京都千代田区丸の内1丁目4番2号 Tokyo 4-2, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1000005, JP (AllExceptUS)
  • 鈴木 由佳里 SUZUKI, Yukari [JP/JP]; JP (UsOnly)
  • 池田 淳 IKEDA, Jun [JP/JP]; JP (UsOnly)
  • 石崎 順也 ISHIZAKI, Jun-ya [JP/JP]; JP (UsOnly)
  • 池田 俊一 IKEDA, Shunichi [JP/JP]; JP (UsOnly)
Inventeurs
  • 鈴木 由佳里 SUZUKI, Yukari; JP
  • 池田 淳 IKEDA, Jun; JP
  • 石崎 順也 ISHIZAKI, Jun-ya; JP
  • 池田 俊一 IKEDA, Shunichi; JP
Mandataires
  • 菅原 正倫 SUGAWARA, Masatsune; 〒4600008 愛知県名古屋市中区栄二丁目9番30号 栄山吉ビル 菅原国際特許事務所 Aichi SUGAWARA & ASSOCIATES, Sakae Yamakichi Bldg., 9-30, Sakae 2-chome, Naka-ku, Nagoya-shi, Aichi 4600008, JP
Données relatives à la priorité
2006-15672305.06.2006JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) LIGHT EMITTING ELEMENT AND METHOD FOR FABRICATING THE SAME
(FR) élément électroluminescent et son procédé de fabrication
(JA) 発光素子及びその製造方法
Abrégé
(EN)
A light emitting element (100) comprises a light emitting layer portion (24) having a double heterostructure where an n-type clad layer (4), an active layer (5) and a p-type clad layer (6) each composed of AlGaInP are laminated in this order, and a light take-out side electrode (9) formed to partially cover the first major surface of a bonding object layer (50) determined such that the first major surface side becomes p-type and the second major surface side becomes n-type. An n-type transparent element substrate (90) composed of a III-V compound semiconductor having a band gap energy higher than that of the active layer (5) is bonded to the second major surface of the bonding object layer (50). On one of the transparent element substrate and the bonding object layer (50), a surface to be bonded to the other is formed, and an InGaP intermediate layer (3) having a high concentration Si-doped layer (3d) formed by enriching Si to be an n-type dopant on the bonding surface side is formed. A light emitting element in which element series resistance is reduced sufficiently on the bonding interface and its switching is enhanced even when the bonding surface side of the light emitting layer and the transparent conductive semiconductor substrate becomes n-type and the InGaP intermediate layer formed on the bonding surface side is rendered n-type by Si doping is thereby provided.
(FR)
L'invention concerne un élément électroluminescent (100) comprenant une partie couche électroluminescente (24) présentant une double hétérostructure dans laquelle une couche de revêtement de type n (4), un couche active (5) et une couche de revêtement de type p (6), chacune composées d'AlGaInP sont stratifiées dans cet ordre, et une électrode côté extraction de lumière (9) est formée pour recouvrir partiellement la première surface principale d'une couche d'objet de métallisation (50) déterminée de telle sorte que le côté première surface principale devient de type p et le côté seconde surface principale devient de type n. Un substrat d'élément transparent de type n (90) constitué d'un semi-conducteur composé III-V possédant une énergie de bande interdite supérieure à celle de la couche active (5) est collé à la seconde surface principale de la couche d'objet de métallisation (50). Sur le substrat d'élément transparent ou la couche d'objet de métallisation (50), une surface à souder à l'autre est formée, et une couche intermédiaire InGaP (3) possédant une couche dopée Si de forte concentration (3d) formée par enrichissement Si pour constituer un dopant de type n sur la surface de métallisation est formée. On obtient alors un élément électroluminescent dans lequel la résistance en série des éléments est réduite suffisamment sur l'interface de métallisation et sa commutation est renforcée même lorsque le côté surface de métallisation de la couche électroluminescente et le substrat semi-conducteur transparent conducteur deviennent de type n et lorsque la couche intermédiaire InGaP formée sur le côté surface de métallisation devient de type n par dopage Si.
(JA)
発光素子100は、AlGaInPにて各々構成されたn型クラッド層4、活性層5及びp型クラッド層6がこの順序で積層されたダブルへテロ構造を有する発光層部24を有するとともに、第一主表面側がp型となり、第二主表面側がn型となるように定められた貼り合せ対象層50の第一主表面を部分的に覆う形で光取出側電極9が形成される。また、該貼り合せ対象層50の第二主表面に活性層5よりもバンドギャップエネルギーが大きいIII-V族化合物半導体からなるn型透明素子基板90が貼り合される。そして、透明素子基板と貼り合せ対象層50との一方に、他方との貼り合せ面を形成するとともに、n型ドーパントとなるSiを濃化させた高濃度Siドーピング層3dが貼り合せ面側に形成されたInGaP中間層3が形成されている。これにより、発光層部と透明導電性半導体基板との貼り合せ面側がn型となり、貼り合せ面側に形成するInGaP中間層がSiドーピングによりn型とされる場合においても、貼り合せ界面における素子直列抵抗を十分に低減でき、またそのスイッチング応答性も図ることができる発光素子を提供する。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international