WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007141931) DISPOSITIF À SEMICONDUCTEUR COMPOSÉ DE PUCES ET PROCÉDÉ D'EXAMEN À SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/141931    N° de la demande internationale :    PCT/JP2007/051893
Date de publication : 13.12.2007 Date de dépôt international : 05.02.2007
Demande présentée en vertu du Chapitre 2 :    23.01.2008    
CIB :
G01R 31/28 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
FUKUI, Toshihiro; (US Seulement)
Inventeurs : FUKUI, Toshihiro;
Mandataire : HAYASE, Kenichi; HAYASE & CO. Patent Attorneys, 4F, The Sumitomo Building No.2, 4-7-28, Kitahama, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Données relatives à la priorité :
2006-149028 29.05.2006 JP
Titre (EN) SEMICONDUCTOR DEVICE COMPOSED OF CHIPS AND SEMICONDUCTOR EXAMINING METHOD
(FR) DISPOSITIF À SEMICONDUCTEUR COMPOSÉ DE PUCES ET PROCÉDÉ D'EXAMEN À SEMICONDUCTEUR
(JA) 複数チップ構成半導体装置、及び半導体検査方法
Abrégé : front page image
(EN)A semiconductor device composed of chips each of which can be simply examined in a single state and a semiconductor examining method are provided. A digital exclusively-used cell (200) of a first chip (102) connected to an external terminal is replaced with a digital/analog commonly-used input/output cell (500) with an electrical connection control circuit. An analog input/output terminal (505a) of a digital/analog commonly-used cell (500a) with an electrical connection control circuit connected to an external terminal (101) is connected to an analog input/output terminal (505b) of a digital/analog commonly-used cell (500b) with an electrical connection control circuit used for interconnection of the chips. Consequently, the single state of each chip can be easily examined.
(FR)L'invention concerne un dispositif à semiconducteur composé de puces pouvant chacune être examinée aisément dans une condition unique et un procédé d'examen à semiconducteur. Une cellule (200) exclusivement utilisée en numérique d'une première puce (102) reliée à un terminal externe est remplacée par une cellule (500) d'entrée/sortie communément utilisée en numérique/analogique avec un circuit de commande de connexion électrique. Un terminal d'entrée/sortie analogique (505a) d'une cellule (500a) communément utilisée en numérique/analogique avec un circuit de commande de connexion électrique est relié à un terminal externe (101), lequel est relié à un terminal d'entrée/sortie analogique (505b) d'une cellule (500b) communément utilisée en numérique/analogique avec un circuit de commande de connexion électrique utilisé en vue de relier les puces entre elles. Par conséquent, la condition unique de chaque puce peut être aisément examinée.
(JA) 複数チップ構成半導体装置の各チップの単体検査を実施する際、簡易的に検査できる複数チップ構成半導体装置、及び半導体検査方法を提供する。 外部端子と接続される第1のチップ(102)のデジタル専用セル(200)を導通制御回路付デジタル/アナログ共用入出力セル(500)に置き換え、外部端子(101)と接続されている導通制御回路付デジタル/アナログ共用セル(500a)のアナログ入出力端子(505a)と、チップ間の接続用に使用されている導通制御回路付デジタル/アナログ共用セル(500b)のアナログ入出力端子(505b)を接続することで、各チップの単体状態の検査を容易に実現する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)