Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007139964 - RÉSEAUX DE REGISTRES CIRCULAIRES DANS UN ORDINATEUR

Numéro de publication WO/2007/139964
Date de publication 06.12.2007
N° de la demande internationale PCT/US2007/012539
Date du dépôt international 25.05.2007
CIB
G06F 9/40 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
40Dispositions pour exécuter des sous-programmes, c. à d. des combinaisons de plusieurs instructions
CPC
G06F 9/30134
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30098Register arrangements
3012Organisation of register space, e.g. banked or distributed register file
30134Register stacks; shift registers
Déposants
  • VNS Portfolio LLC [US/US]; 20400 Stevens Creek Blvd., Fifth Floor Cupertino, CA 95014, US (AllExceptUS)
  • MOORE, Charles, H. [US/US]; US (UsOnly)
  • FOX, Jeffrey, Atrhur [US/US]; US (UsOnly)
  • RIBLE, John, W. [US/US]; US (UsOnly)
Inventeurs
  • MOORE, Charles, H.; US
  • FOX, Jeffrey, Atrhur; US
  • RIBLE, John, W.; US
Mandataires
  • HENNEMAN, Larry, E., Jr.; Henneman & Associates, PLC 714 W. Michigan Ave Three Rivers, MI 49093, US
Données relatives à la priorité
11/441,78426.05.2006US
11/441,81226.05.2006US
11/441,81826.05.2006US
11/503,37211.08.2006US
60/818,08430.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) CIRCULAR REGISTER ARRAYS OF A COMPUTER
(FR) RÉSEAUX DE REGISTRES CIRCULAIRES DANS UN ORDINATEUR
Abrégé
(EN)
A stack processor comprises a data stack with a T register, an S register, and eight hardwired bottom registers which function in a circular repeating pattern. The stack processor also comprises a return stack containing an R register, and eight hardwired bottom registers which function in a circular repeating pattern. The circular register arrays described herein eliminate overflow and underflow stack conditions.
(FR)
La présente invention se rapporte à un processeur à pile qui comprend une pile de données contenant un registre T, un registre S et huit registres inférieurs câblés qui fonctionnent selon une logique répétitive circulaire. Le processeur à pile comprend également une pile de retour contenant un registre R et huit registres inférieurs câblés qui fonctionnent selon une logique répétitive circulaire. Lesdits réseaux de registres circulaires permettent d'éliminer les conditions de dépassement et de soupassement de piles.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international