WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007109506) SUPPRESSION DES DÉCALAGES POUR DES CIRCUITS À DONNÉES ÉCHANTILLONNÉES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/109506    N° de la demande internationale :    PCT/US2007/064071
Date de publication : 27.09.2007 Date de dépôt international : 15.03.2007
CIB :
G11C 27/02 (2006.01), H03K 5/00 (2006.01), H03K 17/00 (2006.01)
Déposants : CAMBRIDGE ANALOG TECHNOLOGY, LLC [US/US]; 63 Notre Dame Road, Bedford, MA 01730 (US) (Tous Sauf US).
LEE, Hae-Seung [KR/US]; (US) (US Seulement)
Inventeurs : LEE, Hae-Seung; (US)
Mandataire : CONNORS, Matthew, E.; Gauthier & Connors LLP, 225 Franklin Street, Suite 2300, Boston, MA 02110 (US)
Données relatives à la priorité :
60/743,601 21.03.2006 US
Titre (EN) OFFSET CANCELLATION FOR SAMPLED-DATA CIRCUITS
(FR) SUPPRESSION DES DÉCALAGES POUR DES CIRCUITS À DONNÉES ÉCHANTILLONNÉES
Abrégé : front page image
(EN)A comparator based circuit with effective offset cancellation includes first and second amplifiers and an offset capacitor operatively connected to the first and second amplifiers. An offset voltage source generates an offset voltage. A first switch connects the offset voltage source to ground during a first time period. The first amplifier generates an output voltage in response to the first switch connecting the offset voltage source to ground during the first time period. A second switch connects the offset capacitor to ground during a second time period. The first switch disconnects the offset voltage source from ground during a third time period, and the second switch disconnects the offset capacitor from ground during the third time period.
(FR)L'invention concerne un circuit à comparateur caractérisé par une suppression efficace des décalages, ce circuit comprenant un premier et un second amplificateur et un condensateur de décalage relié fonctionnellement au premier et au second amplificateur. Une source de tension de décalage génère une tension de décalage. Un premier commutateur relie la source de tension de décalage à la masse au cours d'une première période. Le premier amplificateur génère une tension de sortie en réponse à la mise à la masse de la source de tension de décalage par le premier commutateur au cours de la première période. Un deuxième commutateur relie le condensateur de décalage à la masse au cours d'une deuxième période. Le premier commutateur déconnecte la source de tension de décalage de la masse au cours d'une troisième période et le deuxième commutateur déconnecte le condensateur de décalage de la masse au cours de cette troisième période.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)