WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007109485) PROCÉDÉ DE PRODUCTION DE DISPOSITIFS MULTIGRILLE ULTRAMINCES À FUITES RÉDUITES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/109485    N° de la demande internationale :    PCT/US2007/064027
Date de publication : 27.09.2007 Date de dépôt international : 15.03.2007
CIB :
H01L 21/336 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (Tous Sauf US).
NIIMI, Hiroaki [JP/US]; (US) (US Seulement).
LAAKSONEN, Reima, Tapani [US/US]; (US) (US Seulement)
Inventeurs : NIIMI, Hiroaki; (US).
LAAKSONEN, Reima, Tapani; (US)
Mandataire : FRANZ, Warren, L.; Texas Instruments Incorporated, Deputy General Patent Counsel, P.O. Box 655474, MS 3999, Dallas, TX 75265-5474 (US)
Données relatives à la priorité :
11/385,020 20.03.2006 US
Titre (EN) METHOD FOR FORMING ULTRA THIN LOW LEAKAGE MULTIGATE DEVICES
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIFS MULTIGRILLE ULTRAMINCES À FUITES RÉDUITES
Abrégé : front page image
(EN)The invention provides a method for manufacturing a semiconductor device having multiple gate dielectric thickness layers. The method, in one embodiment, includes forming a first layer of gate dielectric material (210) over a semiconductor substrate (110) in a first active region (120) and a second active region of a semiconductor device (100), and patterning a masking layer (310) to expose the first layer of gate dielectric material located in the first active region. The method further includes subjecting exposed portions of the first layer of gate dielectric material to a nitrogen containing plasma, thereby forming a second layer of gate dielectric material (610) over the first layer of gate dielectric material located in the first active region, incorporating oxygen into the second layer of gate dielectric material located in the first active region, and removing the patterned masking layer, thereby resulting in a first greater thickness gate dielectric in the first active region and a second lesser thickness gate dielectric in the second active region.
(FR)L'invention concerne un procédé permettant de fabriquer un dispositif semi-conducteur comportant plusieurs épaisseurs de couches diélectriques de grille. Dans un mode de réalisation, ce procédé consiste à former une première couche de matériau (210) diélectrique de grille sur un substrat (110) semi-conducteur dans une première zone active (120) et dans une seconde zone active d'un dispositif semi-conducteur, et à former une couche de masquage (310) selon un motif exposant la première couche de matériau diélectrique de grille disposée dans la première zone active. Ce procédé consiste en outre à faire entrer en contact les parties exposées de la première couche de matériau diélectrique de grille avec un plasma contenant de l'azote, de manière à former ainsi une seconde couche de matériau diélectrique (610) de grille par dessus la première couche de matériau diélectrique de grille se trouvant dans la première zone active, à incorporer de l'oxygène dans la seconde couche de matériau diélectrique de grille disposée dans la première zone active, et à éliminer la couche de masquage formant le motif, de façon à obtenir un premier diélectrique de grille présentant une épaisseur plus important dans la première zone active et un second diélectrique de grille présentant un épaisseur moindre, dans la seconde zone active.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)