WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le samedi 18.08.2018 à 09:00 CEST
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007106834) INTERFACE ANALOGIQUE COMMUNE POUR NOYAUX DE PROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2007/106834 N° de la demande internationale : PCT/US2007/063924
Date de publication : 20.09.2007 Date de dépôt international : 13.03.2007
CIB :
G06F 13/12 (2006.01) ,G06F 13/10 (2006.01) ,G06F 13/20 (2006.01)
Déposants : MOZAK, Christopher[US/US]; US (UsOnly)
GILBERT, Jeffrey[US/US]; US (UsOnly)
SRINIVASA, Ganapati[IN/US]; US (UsOnly)
INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95052, US (AllExceptUS)
Inventeurs : MOZAK, Christopher; US
GILBERT, Jeffrey; US
SRINIVASA, Ganapati; US
Mandataire : TROP, Timothy, N. ; Trop, Pruner & Hu, P.c. 1616 S. Voss Rd., Ste. 750 Houston, Texas 77057-2631, US
Données relatives à la priorité :
11/374,70814.03.2006US
Titre (EN) A COMMON ANALOG INTERFACE FOR MULTIPLE PROCESSOR CORES
(FR) INTERFACE ANALOGIQUE COMMUNE POUR NOYAUX DE PROCESSEUR
Abrégé : front page image
(EN) In one embodiment, the present invention includes a processor having multiple processor cores to execute instructions, with each of the cores including dedicated digital interface circuitry. The processor further includes an analog interface coupled to the cores via the digital interface circuitry. The analog interface may be used to communicate traffic between a package including the cores and an interconnect such as a shared bus coupled thereto. Other embodiments are described and claimed.
(FR) Dans un mode de réalisation, la présente invention concerne un processeur à noyaux multiples pour l'exécution d'instructions, chaque noyau possédant ses propres circuits d'interface numérique. De plus, ce processeur comprend une interface analogique coupée aux noyaux via les circuits d'interface numérique. L'interface analogique peut s'utiliser pour la communication de trafic entre un ensemble comprenant les noyaux et un interconnexion telle qu'un bus partagé couplé auxdits noyaux. D'autres modes de réalisation sont également décrits et revendiqués.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)