WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007105611) GABARIT DE MAINTIEN, PROCEDE D'USINAGE DE TRANCHE DE SEMI-CONDUCTEUR, STRUCTURE DE PROTECTION DE TRANCHE DE SEMI-CONDUCTEUR, PROCEDE D'USINAGE DE TRANCHE DE SEMI-CONDUCTEUR UTILISANT UNE TELLE STRUCTURE DE PROTECTION DE TRANCHE DE SEMI-CONDUCTEUR, ET PROCEDE DE FABRICATION DE PUCE SEMI-CONDUCTRICE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/105611    N° de la demande internationale :    PCT/JP2007/054628
Date de publication : 20.09.2007 Date de dépôt international : 09.03.2007
CIB :
H01L 21/683 (2006.01), B24B 37/04 (2012.01), B24B 41/06 (2012.01), H01L 21/304 (2006.01)
Déposants : SHIN-ETSU POLYMER CO., LTD. [JP/JP]; 3-5, Nihonbashi-Honcho 4-chome, Chuo-ku, Tokyo 1030023 (JP) (Tous Sauf US).
LINTEC CORPORATION [JP/JP]; 23-23, Honcho, Itabashi-ku, Tokyo 1730001 (JP) (Tous Sauf US).
TANAKA, Kiyofumi [JP/JP]; (JP) (US Seulement).
ODASHIMA, Satoshi [JP/JP]; (JP) (US Seulement).
HOSONO, Noriyoshi [JP/JP]; (JP) (US Seulement).
FUJIMOTO, Hironobu [JP/JP]; (JP) (US Seulement).
SEGAWA, Takeshi [JP/JP]; (JP) (US Seulement)
Inventeurs : TANAKA, Kiyofumi; (JP).
ODASHIMA, Satoshi; (JP).
HOSONO, Noriyoshi; (JP).
FUJIMOTO, Hironobu; (JP).
SEGAWA, Takeshi; (JP)
Mandataire : FUJIMOTO, Eisuke; c/o Fujimoto Patent & Law Office KA111 Building 5F 1-1, Kandaawaji-cho 1-chome Chiyoda-ku, Tokyo 1010063 (JP)
Données relatives à la priorité :
2006-070816 15.03.2006 JP
2006-071488 15.03.2006 JP
2006-071489 15.03.2006 JP
Titre (EN) HOLDING JIG, SEMICONDUCTOR WAFER GRINDING METHOD, SEMICONDUCTOR WAFER PROTECTING STRUCTURE, SEMICONDUCTOR WAFER GRINDING METHOD USING SUCH SEMICONDUCTOR WAFER PROTECTING STRUCTURE, AND SEMICONDUCTOR CHIP MANUFACTURING METHOD
(FR) GABARIT DE MAINTIEN, PROCEDE D'USINAGE DE TRANCHE DE SEMI-CONDUCTEUR, STRUCTURE DE PROTECTION DE TRANCHE DE SEMI-CONDUCTEUR, PROCEDE D'USINAGE DE TRANCHE DE SEMI-CONDUCTEUR UTILISANT UNE TELLE STRUCTURE DE PROTECTION DE TRANCHE DE SEMI-CONDUCTEUR, ET PROCEDE DE FABRICATION DE PUCE SEMI-CONDUCTRICE
(JA) 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
Abrégé : front page image
(EN)Provided are a holding jig which can eliminate troubles due to use of a protection sheet, a semiconductor wafer grinding method, a semiconductor wafer protecting structure, a semiconductor wafer grinding method using such semiconductor wafer protecting structure, and semiconductor chip manufacturing method. A holding jig (20) for holding a semiconductor wafer (W) is composed of a recessed hole (22) formed on the surface of a substrate (21); a plurality of supporting protrusions (23) arranged to protrude from the bottom surface of the recessed hole (22); a deformable adhesive film (24), which covers the recessed hole (22) by being supported by the supporting protrusions (23) and adhesively and removably holds the semiconductor wafer (W); and an exhaust path (25) for leading the air inside the recessed hole (22) covered with the adhesive film (24) to the external.
(FR)L'invention concerne un gabarit de maintien qui peut supprimer les troubles dus à l'utilisation d'une feuille de protection, un procédé d'usinage de tranche de semi-conducteur, une structure de protection de tranche de semi-conducteur, un procédé d'usinage de tranche de semi-conducteur utilisant une telle structure de protection de tranche de semi-conducteur, et un procédé de fabrication de puce semi-conductrice. Gabarit de maintien pour maintenir une tranche (W) de semi-conducteur comprenant un trou (22) en retrait formé sur la surface d'un substrat (21), une pluralité de saillies (23) de support, disposées pour dépasser de la surface de fond du trou (22) en retrait, un film (24) adhésif déformable, qui couvre le trou (22) en retrait en étant supporté par les saillies (23) de support, et de manière adhésive et amovible maintient la tranche (W) de semi-conducteur, et un passage (25) d'échappement pour mener l'air dans le trou (22) en retrait couvert par le film (24) adhésif vers l'extérieur.
(JA)not available
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)