WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007104930) PROCÉDÉ DE DÉVELOPPEMENT D'UN SYSTÈME MULTIPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/104930    N° de la demande internationale :    PCT/GB2007/000807
Date de publication : 20.09.2007 Date de dépôt international : 08.03.2007
CIB :
G06F 17/50 (2006.01)
Déposants : IMPERAS LTD [GB/GB]; Imperas Buildings, North Weston, Thame, Oxfordshire OX9 2HA (GB) (Tous Sauf US).
KENNEY, James [GB/GB]; (GB) (US Seulement)
Inventeurs : KENNEY, James; (GB)
Mandataire : ORIGIN LIMITED; 52 Muswell Hill Road, London N10 3JR (GB)
Données relatives à la priorité :
0604859.9 10.03.2006 GB
0613544.6 07.07.2006 GB
Titre (EN) METHOD OF DEVELOPING A MULTI-PROCESSOR SYSTEM
(FR) PROCÉDÉ DE DÉVELOPPEMENT D'UN SYSTÈME MULTIPROCESSEUR
Abrégé : front page image
(EN)The invention is a method of simulating a multiprocessor system using cycle accurate or cycle approximate simulation. It comprises the steps of (a) for those cycles which do not include inter-processor communication, simulating each processor instruction set independently of each other and (b) for those cycles which do include inter-processor communication, simulating each processor instruction set step by step for the entire system. Conventionally, simulation would be necessary and inter-locked across all processors for all cycles. This approach is computationally very intensive; one reason is that context switching in a multiprocessor system is particularly intensive. Simulating step by step for an entire multiprocessor system for all cycles is more computationally demanding than simulating as defined above.
(FR)La présente invention concerne un procédé de simulation d'un multiprocesseur au moyen d'une simulation de cycle précis ou de cycle approximatif. Il comprend les étapes suivantes: (a) pour ceux des cycles qui ne comprennent pas une communication interprocesseur, simulation de chaque ensemble d'instructions de processeur indépendamment les unes des autres et (b) pour ceux des cycles qui comprennent une communication interprocesseur, simulation de chaque enesmble d'instructions de processeur pas à pas pour l'ensemble du système. De manière classique, la simulation serait nécessaire et verrouillée sur l'ensemble des processeurs pour tous les cycles. Cette approche présente une intensité computationnelle particulière; une raison en est que la commutation de contexte dans un système multiprocesseur est particulièrement intensive. La simulation pas à pas pour l'ensemble d'un système multiprocesseur pour tous les cycles est plus exigeante du point de vue computationnel que la simulation définie ci-dessus.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)