Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2007100939 - MÉMOIRE NON VOLATILE PRÉSENTANT UN MODE D'EFFACEMENT MULTI-BLOCS ET PROCÉDÉ ASSOCIÉ

Numéro de publication WO/2007/100939
Date de publication 07.09.2007
N° de la demande internationale PCT/US2007/060844
Date du dépôt international 22.01.2007
CIB
G11C 11/34 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21utilisant des éléments électriques
34utilisant des dispositifs à semi-conducteurs
CPC
G06F 12/0246
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
0223User address space allocation, e.g. contiguous or non contiguous base addressing
023Free address space management
0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
0246in block erasable memory, e.g. flash memory
Déposants
  • FREESCALE SEMICONDUCTOR INC. [US]/[US] (AllExceptUS)
  • EGUCHI, Richard K. [CA]/[US] (UsOnly)
  • CHOY, Jon S. [US]/[US] (UsOnly)
Inventeurs
  • EGUCHI, Richard K.
  • CHOY, Jon S.
Mandataires
  • KING, Robert L.
Données relatives à la priorité
11/364,12928.02.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) NON-VOLATILE MEMORY HAVING A MULTIPLE BLOCK ERASE MODE AND METHOD THEREFOR
(FR) MÉMOIRE NON VOLATILE PRÉSENTANT UN MODE D'EFFACEMENT MULTI-BLOCS ET PROCÉDÉ ASSOCIÉ
Abrégé
(EN)
A non-volatile memory (12) can have multiple blocks (14, 16, 18) erased in parallel for a relatively few number of erase operations. This saves time for the user in the set-up of the memory (12) because the erase operation is relatively slow. Problems with parallel erase relate to different blocks having different program/erase histories with the result that the blocks with different histories erase differently. Thus, after a predetermined number of erase cycles are performed, the ability to parallel erase is prevented. This is achieved by allowing parallel erasing operations until the predetermined number of erase operations have been counted. After that predetermined number has been reached, a parallel erase mode disable signal is generated to prevent further parallel erase cycles. The count and the predetermined number are maintained in a small block (20) of the non-volatile memory (12) that is inaccessible to the user.
(FR)
L'invention concerne une mémoire non volatile (12) permettant d'effacer plusieurs blocs (14, 16, 18) en parallèle grâce à un nombre relativement faible d'opérations d'effacement. L'invention permet à l'utilisateur d'économiser du temps lors de la configuration de la mémoire (12), car l'opération d'effacement est relativement lente. Les problèmes d'effacement parallèle sont associés à différents blocs présentant des historiques de programme/effacement différents entraînant des modes d'effacement différents. Ainsi, après un nombre prédéterminé de cycles d'effacement, la fonction d'effacement parallèle est supprimée. Ceci est obtenu lorsqu'on permet que des opérations d'effacement parallèle soient effectuées jusqu'à ce qu'un nombre prédéterminé d'opérations d'effacement soit atteint. Une fois que ce nombre est atteint, un signal de désactivation du mode d'effacement parallèle est généré pour empêcher la mise en oeuvres d'autres cycles d'effacement parallèle. Le décompte et le nombre prédéterminé sont maintenus dans un petit bloc (20) de mémoire non volatile (12) qui est inaccessible à l'utilisateur.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international