WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007099719) ÉMETTEUR ET ÉMETTEUR/RÉCEPTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/099719    N° de la demande internationale :    PCT/JP2007/050092
Date de publication : 07.09.2007 Date de dépôt international : 09.01.2007
CIB :
H04L 7/04 (2006.01), H04L 7/00 (2006.01), H04N 21/436 (2011.01), H04N 21/442 (2011.01), H04N 7/173 (2011.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
YANAGISAWA, Ryogo; (US Seulement).
TAKAHASHI, Satoshi; (US Seulement).
TABIRA, Yoshihiro; (US Seulement)
Inventeurs : YANAGISAWA, Ryogo; .
TAKAHASHI, Satoshi; .
TABIRA, Yoshihiro;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2006-055125 01.03.2006 JP
Titre (EN) TRANSMITTER AND TRANSMITTER/RECEIVER
(FR) ÉMETTEUR ET ÉMETTEUR/RÉCEPTEUR
(JA) 送信装置及び送受信装置
Abrégé : front page image
(EN)A clock control circuit (22) in a control circuit (21) provided in a transmitter (25) controls a gate circuit (12) according to an instruction of a microcomputer (32) and stops the output of a clock into a cable (115) for a first predetermined period. A read circuit in the microcomputer (32) accesses an EDID (31) held in an information holding circuit of a receiver (43) through the cable (115) and sets the first predetermined period according to the EDID (31). A resetting circuit (42) provided in the receiver (43) counts the stop state of the clock and resets at least either the receiver (43) or a television (114) when the clock continues the stop for a second predetermined period. By the reset operation, noise is prevented from being displayed on the television (114). As a result, even if signal switching causing a variation of the clock frequency is performed, noise occurring because of mislatch between the clock and the data can be reduced.
(FR)Un circuit de pilotage d'horloge (22) d'un circuit de contrôle (21) figurant dans l'émetteur (25) selon l'invention pilote un circuit de porte (12) selon une instruction d'un micro-ordinateur (32) et arrête la sortie d'une horloge par un câble (115) pendant une première durée prédéterminée. Un circuit de lecture du micro-ordinateur (32) accède à un EDID (31) conservé dans un circuit de conservation d'information d'un récepteur (43) par le câble (115) et règle la première durée prédéterminée selon l'EDID (31). Un circuit de réinitialisation (42) figurant dans le récepteur (43) compte les états d'arrêt de l'horloge et réinitialise au moins le récepteur (43) ou un téléviseur (114) lorsque l'horloge poursuit l'arrêt pendant une deuxième durée prédéterminée. Grâce à la réinitialisation, le bruit n'est pas affiché par le téléviseur (114). Par conséquent, même lorsqu'une commutation de signal se produit qui cause une variation de la fréquence d'horloge, le bruit découlant d'un mauvais verrouillage des données avec l'horloge peut être réduit.
(JA) 送信装置25に備えた制御回路21内のクロック制御回路22は、マイコン32からの指示でゲート回路12を制御して、ケーブル115へのクロックの出力を第1の所定の期間停止させる。この際、前記マイコン32内の読み出し回路は、前記ケーブル115を介して受信装置43の情報保持回路に保持されているEDID31にアクセスし、前記EDID31に基づいて前記第1の所定の期間を設定する。受信装置43に備えた再設定回路42は、クロックの停止状態をカウントし、第2の所定の期間クロックが停止していた場合に、前記受信装置43及びテレビ114の少なくとも一方をリセットして再設定する。このリセット動作によって、テレビ114にノイズが表示されることを抑制する。従って、クロック周波数の変化を伴う信号切り替えを行った場合であっても、クロックとデータとのミスラッチに因るノイズの発生を低減することが可能となる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)