WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007099579) MACRO DE RAM ET CIRCUIT DE GENERATION DE MINUTAGE POUR CELLE-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/099579    N° de la demande internationale :    PCT/JP2006/303656
Date de publication : 07.09.2007 Date de dépôt international : 28.02.2006
CIB :
G11C 29/50 (2006.01), G11C 11/413 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
IJITSU, Kenji [JP/JP]; (JP) (US Seulement)
Inventeurs : IJITSU, Kenji; (JP)
Mandataire : OSUGA, Yoshiyuki; 3rd Fl., Nibancho Bldg. 8-20, Nibancho Chiyoda-ku, Tokyo 102-0084 (JP)
Données relatives à la priorité :
Titre (EN) RAM MACRO AND TIMING GENERATING CIRCUIT FOR SAME
(FR) MACRO DE RAM ET CIRCUIT DE GENERATION DE MINUTAGE POUR CELLE-CI
(JA) RAMマクロ、そのタイミング生成回路
Abrégé : front page image
(EN)A timing generating circuit (13) generates a control clock (1) and a test clock (2) based on an inputted clock (CLK) from the external, and outputs the test clock to a test circuit (14). The control clock (1) is a signal, a phase of which is delayed by a prescribed quantity by having the clock (CLK) as a reference, and the prescribed quantity can be set and changed by a test signal from the external. The test clock (2) is substantially an inversion signal of the clock (CLK). The test circuit (14) generates various types of control signals (4) and distributes them to a control circuit (12), based on either the clock (1) or the clock (2). Whether to select the clock (1) or the clock (2) in the test circuit (14) can be set by the test signal from the external.
(FR)La présente invention concerne un circuit de génération de minutage (13) qui génère une horloge de commande (1) et une horloge de test (2) basées sur une horloge entrée (CLK) depuis l'extérieur et qui produit l'horloge de test vers un circuit de test (14). L'horloge de commande (1) est un signal, dont une phase est retardée d'une quantité prescrite en ayant l'horloge (CLK) comme référence et la quantité prescrite peut être réglée et modifiée par un signal de test venant de l'extérieur. L'horloge de test (2) est sensiblement un signal d'inversion de l'horloge (CLK). Le circuit de test (14) génère divers types de signaux de commande (4) et les distribue vers un circuit de commande (12), basé sur l'horloge (1) ou l'horloge (2). Savoir s'il faut choisir l'horloge (1) ou l'horloge (2) dans le circuit de test (14) peut être réglé par le signal de test de l'extérieur.
(JA) タイミング生成回路13は、外部からの入力クロックCLKを基に、制御クロック(1)、テストクロック(2)を生成して、テスト回路14に出力する。制御クロック(1)は、クロックCLKを基準として、所定量、位相を遅らせた信号となるが、この所定量は外部からのテスト信号によって設定・変更できる。テストクロック(2)はほぼクロックCLKの反転信号となる。テスト回路14は、上記クロック(1)、(2)のどちらかを基に、各種制御信号(4)を生成して制御回路12に分配する。テスト回路14において上記クロック(1)、(2)のどちらかを選択するのかは、外部からのテスト信号によって設定できる。  
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)