WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007097030) CONTRÔLEUR DE MÉMOIRE CACHE ET PROCÉDÉ DE COMMANDE DE MÉMOIRE CACHE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/097030    N° de la demande internationale :    PCT/JP2006/303622
Date de publication : 30.08.2007 Date de dépôt international : 27.02.2006
CIB :
G06F 12/08 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
UKAI, Masaki [JP/JP]; (JP) (US Seulement)
Inventeurs : UKAI, Masaki; (JP)
Mandataire : SAKAI, Hiroaki; Sakai International Patent Office Kasumigaseki Building 2-5, Kasumigaseki 3-chome Chiyoda-ku, Tokyo 1006020 (JP)
Données relatives à la priorité :
Titre (EN) CACHE CONTROLLER AND CACHE CONTROL METHOD
(FR) CONTRÔLEUR DE MÉMOIRE CACHE ET PROCÉDÉ DE COMMANDE DE MÉMOIRE CACHE
(JA) キャッシュ制御装置およびキャッシュ制御方法
Abrégé : front page image
(EN)The size and cost of a chip are reduced, and much data to be written in a cache memory is captured. An external bus control section (101) inputs MI data from an external bus into an MI data RAM (102) at a timing corresponding to the control of an input/output control section (105). The MI data RAM (102) stores the MI data and output the MI data to a data register section (108) through a selector (104) when a free area occurs in the data register section (108). The input/output control section (105) inputs the MI data inputted into the external bus control section (101) into the MI data RAM (102) according to the CPU cycle. The data register section (108) temporarily captures the MI data to be written in an L2 cache (111) and writes it in the L2 cache (111).
(FR)La présente invention concerne un procédé permettant la réduction de taille et de coût d'une puce, et la capture d'un grand nombre de données à être inscrites dans une mémoire. Une section de commande de bus externe (101) saisit une donnée MI provenant d'un bus externe dans une mémoire vive de données MI (102) à un instant correspondant à la commande d'une section de commande d'entrée/sortie (105). La mémoire vive de données MI (102) assure le stockage des données MI et émet en sortie les données MI vers une section d'enregistrement de données (108) via un sélecteur (104) lors de la survenance d'une zone libre dans la section d'enregistrement de données (108). La section de commande d'entrée/sortie (15) saisit les données MI entrées dans la section de commande de bus externe (101) dans la mémoire vive de données MI (102) selon le cycle de l'unité centrale de traitement. La section d'enregistrement de données (108) capture temporairement les données MI à être inscrites dans une mémoire cache L2 (111) et les inscrit dans la mémoire cache L2 (111).
(JA) チップの小型化および低コスト化を実現しつつ、キャッシュメモリに書き込まれるデータを多く取り込むこと。外部バス制御部(101)は、入出力制御部(105)の制御に応じたタイミングで、いずれかの外部バスからのMIデータをMIデータRAM(102)に入力する。MIデータRAM(102)は、MIデータを記憶し、データレジスタ部(108)にMIデータを取り込むための空きが生じるとセレクタ(104)を経由してデータレジスタ部(108)へMIデータを出力する。入出力制御部(105)は、外部バス制御部(101)へ流入するMIデータをCPUサイクルに合わせてMIデータRAM(102)に入力させる。データレジスタ部(108)は、L2キャッシュ(111)へ書き込まれるMIデータを一度取り込んだ後、L2キャッシュ(111)へ書き込む。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)