WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007096976) DISPOSITIF A SEMI-CONDUCTEURS ET SON PROCEDE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/096976    N° de la demande internationale :    PCT/JP2006/303388
Date de publication : 30.08.2007 Date de dépôt international : 24.02.2006
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome Nakahara-ku, Kawasaki-shi Kanagawa 2118588 (JP) (Tous Sauf US).
FUKUTOME, Hidenobu [JP/JP]; (JP) (US Seulement)
Inventeurs : FUKUTOME, Hidenobu; (JP)
Mandataire : ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower 20-3, Ebisu 4-chome, Shibuya-ku, Tokyo 1506032 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF A SEMI-CONDUCTEURS ET SON PROCEDE DE FABRICATION
(JA) 半導体装置およびその製造方法
Abrégé : front page image
(EN)A semiconductor device is provided with a gate electrode formed on a semiconductor substrate; source and drain extension regions formed on first and second sides which correspond to a first side wall and a second side wall of the gate electrode, respectively, in the semiconductor substrate; a first piezoelectric material pattern formed on the semiconductor substrate so as to continuously cover from the first side of the gate electrode to the first side wall of the gate electrode; a second piezoelectric material pattern formed on the semiconductor substrate so as to continuously cover from the second side of the gate electrode to the second side wall of the gate electrode; and source and drain regions formed on the outer sides of the source extension region and the drain extension region, respectively, in the semiconductor substrate.
(FR)La présente invention concerne un dispositif à semi-conducteurs muni d'une électrode de grille formée sur un substrat à semi-conducteurs, de régions de prolongation source et drain formées d'un premier et d'un second côté qui correspondent à une première paroi latérale et une seconde paroi latérale de l'électrode de grille, respectivement, dans le substrat à semi-conducteurs, d'un premier modèle de matériel piézoélectrique formé sur le substrat à semi-conducteurs de manière à couvrir continuellement une zone allant du premier côté de l'électrode de grille à la première paroi latérale de l'électrode de grille, d'un second modèle de matériel piézoélectrique formé sur le substrat à semi-conducteurs de manière à couvrir continuellement une zone allant du second côté de l'électrode de grille à la seconde paroi latérale de l'électrode de grille, ainsi que de régions source et drain formées sur les côtés externes des régions de prolongation source et drain, respectivement, dans le substrat à semi-conducteurs.
(JA) 半導体装置は、半導体基板上に形成されたゲート電極と、前記半導体基板中、前記ゲート電極のそれぞれ第1の側壁面および第2の側壁面に対応した第1および第2の側に形成された、ソースおよびドレインエクステンション領域と、前記半導体基板上に、前記ゲート電極の前記第1の側から前記ゲート電極の第1の側壁面を連続して覆うように形成された第1の圧電材料パターンと、前記半導体基板上に、前記ゲート電極の前記第2の側から前記ゲート電極の第2の側壁面を連続して覆うように形成された第2の圧電材料パターンと、前記半導体基板中、前記ソースエクステンション領域およびドレインエクステンションのそれぞれ外側に形成されたソースおよびドレイン領域と、を備える。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)