WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007095574) RÉSOLVEUR POUR SIMULER UN SYSTÈME EN TEMPS RÉEL SUR UN ÉLÉMENT MATÉRIEL PROGRAMMABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/095574    N° de la demande internationale :    PCT/US2007/062135
Date de publication : 23.08.2007 Date de dépôt international : 14.02.2007
Demande présentée en vertu du Chapitre 2 :    17.12.2007    
CIB :
G06F 17/50 (2006.01)
Déposants : NATIONAL INSTRUMENTS CORPORATION [US/US]; 11500 North MoPac Expressway, Building B, Austin, Texas 78759 (US) (Tous Sauf US).
MORIAT, Alain [FR/DK]; (DK) (US Seulement)
Inventeurs : MORIAT, Alain; (DK)
Mandataire : HOOD, Jeffrey C.; Meyertons, Hood, Kivlin, Kowert & Goetzel, P.C., P.O. Box 398, Austin, Texas 78767-0398 (US).
HESELBERGER, Johannes; Bardehle Pagenberg, Dost Altenburg Geissler, Postfach 86 06 20, 81633 München (DE)
Données relatives à la priorité :
11/356,711 17.02.2006 US
Titre (EN) SOLVER FOR SIMULATING A SYSTEM IN REAL TIME ON A PROGRAMMABLE HARDWARE ELEMENT
(FR) RÉSOLVEUR POUR SIMULER UN SYSTÈME EN TEMPS RÉEL SUR UN ÉLÉMENT MATÉRIEL PROGRAMMABLE
Abrégé : front page image
(EN)A method for performing a simulation of a system. The system includes an FPGA that is configured to implement simulation logic, such as a generic solver. For example, the FPGA device may implement a generic time domain solver or a generic frequency domain solver. The FPGA device is also configured with information representing a system model of the system under simulation. The system also includes input hardware for providing input signals for the simulation to the FPGA device and output hardware for receiving output signals computed by the simulation from the FPGA device. The system may be reconfigured to simulate different systems by changing the system model, without requiring the simulation logic (e.g., the generic solver) to be changed.
(FR)Méthode de simulation d'un système. Le système comprend un FPGA configuré pour implémenter une logique de simulation telle qu'un résolveur générique. Par exemple, le dispositif FPGA peut implémenter un résolveur de domaine de temps générique ou un résolveur de domaine de fréquences générique. Le dispositif FPGA est également configuré avec des informations représentant un modèle de système du système simulé. Le système comprend également du matériel d'entrée pour procurer au dispositif FPGA des signaux d'entrée pour la simulation et du matériel de sortie pour recevoir des signaux de sortie calculés par la simulation du dispositif FPGA. Le système peut être reconfiguré pour simuler différents systèmes en changeant le modèle de système, sans requérir que la logique de simulation (par exemple le résolveur générique) soit modifiée.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)