WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007093930) DISPOSITIFS SEMI-CONDUCTEURS À DOUBLE GÂCHETTE DONT LES GÂCHETTES PRÉSENTENT DIFFÉRENTES FONCTIONS ET LEURS PROCÉDÉS DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/093930    N° de la demande internationale :    PCT/IB2007/050357
Date de publication : 23.08.2007 Date de dépôt international : 02.02.2007
CIB :
H01L 29/786 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01)
Déposants : NXP B.V. [NL/NL]; High Tech Campus 60, NL-5656 AG Eindhoven (NL) (Tous Sauf US).
VAN DAL, Mark [NL/BE]; (GB) (US Seulement).
SURDEANU, Radu [RO/BE]; (GB) (US Seulement)
Inventeurs : VAN DAL, Mark; (GB).
SURDEANU, Radu; (GB)
Mandataire : WHITE, Andrew, G.; c/o NXP Semiconductors, IP Department, Cross Oak Lane, Redhill Surrey RH1 5HA (GB)
Données relatives à la priorité :
06101603.6 13.02.2006 EP
Titre (EN) DOUBLE-GATE SEMICONDUCTOR DEVICES HAVING GATES WITH DIFFERENT WORK FUNCTIONS AND METHODS OF MANUFACTURE THEREOF
(FR) DISPOSITIFS SEMI-CONDUCTEURS À DOUBLE GÂCHETTE DONT LES GÂCHETTES PRÉSENTENT DIFFÉRENTES FONCTIONS ET LEURS PROCÉDÉS DE FABRICATION
Abrégé : front page image
(EN)A double-gate FinFET and methods for its manufacture are provided. The FinFET includes first and second gates (72, 74) adjacent respective sides of the fin (20), with at least a portion of the first gate facing the fin being formed of polycrystalline silicon, and at least a portion of the second gate facing the fin being formed of a metal suicide compound. The different compositions of the two gates provide different respective work functions to reduce short channel effects.
(FR)La présente invention concerne un FinFET à double gâchette et ses procédés de fabrication. Le FinFET comprend une première et une seconde gâchettes (72, 74) adjacentes aux côtés respectifs de l'ailette (20), au moins une partie de la première gâchette faisant face à l'ailette étant constituée de silicium polycristallin, et au moins une partie de la seconde gâchette faisant face à l'ailette étant constituée d'un composé de siliciure métallique. Les compositions différentes des deux gâchettes permettent de leur attribuer des fonctions respectives différentes pour réduire les effets de canal court.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)