WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007092653) PROCÉDÉ DE FORMATION D'UN DISPOSITIF À SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/092653    N° de la demande internationale :    PCT/US2007/060145
Date de publication : 16.08.2007 Date de dépôt international : 05.01.2007
CIB :
H01L 21/8238 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR INC. [US/US]; 6501 William Cannon Drive West, Austin, Texas 78735 (US) (Tous Sauf US).
ZHANG, Da [CN/US]; (US) (US Seulement).
NGUYEN, Bich-yen [US/US]; (US) (US Seulement)
Inventeurs : ZHANG, Da; (US).
NGUYEN, Bich-yen; (US)
Mandataire : KING, Robert L.; 7700 W. Parmer Lane, MD: PL02, Austin, TX 78729 (US)
Données relatives à la priorité :
11/349,595 08.02.2006 US
Titre (EN) METHOD OF FORMING A SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FORMATION D'UN DISPOSITIF À SEMICONDUCTEUR
Abrégé : front page image
(EN)A method for forming a semiconductor device includes providing a semiconductor substrate (12) having a first doped region and a second doped region, providing a dielectric (14) over the first doped region and the second doped region, and forming a first gate stack (26) over the dielectric over at least a portion of the first doped region. The first gate stack includes a metal portion (18) over the dielectric, a first in situ doped semiconductor portion (22) over the metal portion, and a first blocking cap (23) over the in situ doped semiconductor portion. The method further includes performing an implant to form source/drain regions adjacent the first gate stack, where the first blocking cap has a thickness sufficient to substantially block dopants from the implant from entering the first in situ doped semiconductor portion.
(FR)L'invention concerne un procédé de formation d'un dispositif à semiconducteur qui comprend un substrat à semiconducteur (12) possédant une première et une seconde zone dopée, offrant une diélectrique (14) sur la première et la seconde zone dopée, et formant un premier empilement de grilles (26) sur la diélectrique sur au moins une partie de la première zone dopée. Le premier empilement de grilles comprend une partie métallique (18) placée sur la diélectrique, une première partie à semiconducteur dopée in situ (22) placée sur la partie métallique, et un premier bouchon bloquant (23) placé sur la partie à semiconducteur dopée in situ. Ce procédé consiste également à effectuer une implantation afin de former des zones source/drain adjacentes au premier empilement de grilles, à l'endroit où le bouchon bloquant possède une épaisseur suffisante pour sensiblement empêcher les dopants de l'implantation d'entrer dans la première partie à semiconducteur dopée in situ.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)