WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007090383) CIRCUIT ET PROCÉDÉ DE DÉTECTION D'ERREURS, ET DISPOSITIF DE CONTRÔLE D'UN CIRCUIT NUMÉRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/090383    N° de la demande internationale :    PCT/DE2007/000234
Date de publication : 16.08.2007 Date de dépôt international : 08.02.2007
CIB :
H03M 13/00 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; Am Campeon 1-12, 85579 Neubiberg (DE) (Tous Sauf US).
GOESSEL, Michael [DE/DE]; (DE) (US Seulement).
SOGOMONYAN, Egor [RU/RU]; (RU) (US Seulement)
Inventeurs : GOESSEL, Michael; (DE).
SOGOMONYAN, Egor; (RU)
Mandataire : BITTNER, Thomas, L.; Boehmert & Boehmert, Hollerallee 32, 28209 Bremen (DE)
Données relatives à la priorité :
10 2006 005 836.4 08.02.2006 DE
Titre (DE) SCHALTUNGSANORDNUNG UND VERFAHREN ZUR FEHLERERKENNUNG UND ANORDNUNG ZUR ÜBERWACHUNG EINER DIGITALEN SCHALTUNG
(EN) CIRCUIT ARRANGEMENT AND METHOD FOR ERROR RECOGNITION AND ARRANGEMENT FOR MONITORING A DIGITAL CIRCUIT
(FR) CIRCUIT ET PROCÉDÉ DE DÉTECTION D'ERREURS, ET DISPOSITIF DE CONTRÔLE D'UN CIRCUIT NUMÉRIQUE
Abrégé : front page image
(DE)Die Erfindung bezieht sich auf die Verwendung einer Schaltungsanordnung zum Erzeugen wenigstens eines zur Fehlererkennung auswertbaren Kontrollbits, wobei die Schaltungsanordnung wie folgt gebildet ist: es ist eine kombinatorische Schaltung mit n binären Eingängen El,..., En zum Eingeben von n (n ≥ 2) Informationsbits xl,..., xn und m binären Ausgängen zum Ausgeben von m (m ≥ 1) Kontrollbits cl,..., cm vorgesehen, die kombinatorische Schaltung ist konfiguriert, um für i = 1,..., mami-ten Ausgang zur Bestimmung eines Kontrollbits ci eine Boolesche Funktion ci = fi(xil,..., xini) zu realisieren, wobei die Menge {xil,..., xini} der ni Informationsbits, die das Kontrollbit ci bestimmen, eine Teilmenge aller n Informationsbits {xl,..., xn} ist; und die kombinatorische Schaltung ist weiterhin konfiguriert, um an einem ersten Ausgang zum Ausgeben eines ersten Kontrollbits cl eine erste Boolesche Funktion fl(xll,..., xlnl) der Form cl = fl(xll,..., xlnl) = fll(xll, xl2) XOR fl2(xl3, xl4) XOR... XOR flkl(xl(nl-l), xlnl) zu realisieren, wobei nl eine gerade Zahl mit nl ≥ 2 und 2 kl = nl ist und die Booleschen Funktionen fll(xll, xl2),..., flkl(xl(nl-l), xlnl) jeweils nichtlineare Boolesche Funktionen von zwei Variablen sind, die durch logische Gatter mit zwei Eingängen und einem Ausgang realisierbar sind, wobei die logischen Gatter jeweils einen bestimmenden Wert cll,..., clkl aufweisen.
(EN)The invention relates to the use of a circuit arrangement for the generation of at least one control bit which may be analysed for error recognition, the circuit arrangement being embodied as follows: a combinator circuit with n binary inputs El,..., En for the input of n (n ≥ 2) information bits xl,..., xn and m binary outputs for the output f m (m ≥ 1) control bits cl,..., cm is provided, said combinator circuit is designed to carry out a Boolean function ci = fi(xil,..., xini) for determining a control bit ci for i = 1,..., m at the i-th output, wherein the number {xil,..., xini} of the ni information bits, determining the control bit ci, is a partial number of all n information bits {xl,..., xn} and the combinatory circuit is furthermore designed to carry out a first Boolean function fl(xll,..., xlnl) of the form cl = fl(xll,..., xlnl) = fll(xll, xl2) XOR fl2(xl3, xl4) XOR... XOR flkl(xl(nl-l), xlnl) to output a first control bit cl at a first output, wherein nl is an even number with nl ≥ 2 and 2 kl = nl and the Boolean functions fll(xll, xl2),..., flkl(xl(nl-l), xlnl) are each non-linear Boolean functions with two variables which may be carried out by logical gates with two inputs and one output, wherein the logical gates each has a determining value cll,..., clkl.
(FR)L'invention concerne l'utilisation d'un circuit en vue de la production d'au moins un bit de contrôle pouvant être évalué pour la détection d'une erreur, caractérisée en ce que le circuit est formé de la manière suivante : il est prévu un circuit combinatoire avec n entrées binaires El,..., En pour l'introduction de n (n ≥ 2) bits d'information xl,..., xn et de m sorties binaires pour la sortie de m (m ≥ 1) bits de contrôle cl,..., cm, le circuit combinatoire est configuré pour réaliser, pour i = 1,..., m à une i ième sortie pour la détermination d'un bit de contrôle, une fonction de Boole ci = fi(xil,..., xini), les quantités {xil,..., xini} des ni bits d'information, qui déterminent le bit de contrôle ci étant une quantité partielle de tous les n bits d'information {xl,..., xn}; et le circuit combinatoire est par ailleurs configuré en vue de réaliser, à une première sortie, pour la sortie d'un premier bit de contrôle cl, une première fonction de Boole fl(xll,..., xlnl) de la forme cl = fl(xll,..., xlnl) = fll(xll, xl2) XOR fl2(xl3, xl4) XOR... XOR flkl(xl(nl-l), xlnl), dans laquelle nl désigne un nombre entier avec nl ≥ 2 et 2 kl = nl et les fonctions de Boole fll(xll, xl2),..., flkl(xl(nl-l), xlnl) étant chacune des fonctions de Boole non linéaires de deux variables qui sont réalisables par matrice prédiffusée logique, avec deux entrées et une sortie, les matrices logiques présentant chacune une valeur déterminée cll,..., clkl.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)