WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007089885) EGALISATION DE L'IMPEDANCE PASSIVE DE LIAISONS SERIE HAUT DEBIT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/089885    N° de la demande internationale :    PCT/US2007/002722
Date de publication : 09.08.2007 Date de dépôt international : 31.01.2007
CIB :
H05K 1/02 (2006.01), H05K 1/14 (2006.01), H01L 23/66 (2006.01), H01P 5/02 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (Tous Sauf US).
BANERJEE, Gaurab [IN/US]; (US) (US Seulement).
MOONEY, Stephen [US/US]; (US) (US Seulement)
Inventeurs : BANERJEE, Gaurab; (US).
MOONEY, Stephen; (US)
Mandataire : RYDER, Douglas; Ryder IP Law, c/o PortfolioIP, P.O. Box 52050, Minneapolis, Minnesota 55402 (US)
Données relatives à la priorité :
11/343,780 31.01.2006 US
Titre (EN) PASSIVE IMPEDANCE EQUALIZATION OF HIGH SPEED SERIAL LINKS
(FR) EGALISATION DE L'IMPEDANCE PASSIVE DE LIAISONS SERIE HAUT DEBIT
Abrégé : front page image
(EN)A passive impedance equalization network (250,255,260,265) for high speed serial links is described. The impedance equalization network may include at least one stepped impedance transformer near points of impedance discontinuities (205,225,210,230). The impedance discontinuities may be at an interface connection between two circuit boards. The impedance discontinuities on a circuit board may be at a die-package interface and/or a package-board interface. The stepped impedance transformer may be formed in a package trace, a board trace or both. Forming the stepped impedance transformers in the traces requires no modification to existing package/board design methodology or technology. The stepped impedance transformers can provide impedance matching over a range of frequencies. To account for modeling errors in the design of the stepped impedance transformers integrated circuits transmitting data over the serial link may include active circuitry to select an output/input impedance for transmitters/receivers. Other embodiments are otherwise disclosed herein.
(FR)Certains modes de réalisation de la présente invention concernent un réseau d'égalisation d'impédance passive destiné aux liaisons série haut débit. Le réseau d'égalisation d'impédance comprend au moins un transformateur d'impédance à pas à proximité des points de discontinuité d'impédance. Les discontinuités d'impédance peuvent être situées à une connexion d'interface entre deux circuits imprimés. Les discontinuités d'impédance d'un circuit imprimé peuvent être situées à une interface puce-boîtier et/ou une interface boîtier-carte. Le transformateur d'impédance à pas peut être formé dans une trace de boîtier, une trace de carte ou les deux. La formation de transformateurs d'impédance à pas dans les traces ne nécessite aucune modification de la méthodologie ou de la technologie existantes de conception de boîtier/carte. Les transformateurs d'impédance à pas peuvent fournir une correspondance d'impédance sur une gamme de fréquences. Afin de prendre en compte les erreurs de modélisation dans la conception de transformateurs d'impédance à pas les circuits intégrés transmettant les données sur la liaison série peuvent comprendre un circuit actif destiné à sélectionner une impédance de sortie/entrée pour les émetteurs/récepteurs. La présente invention concerne également d'autres modes de réalisation.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)