WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007089660) SYSTÈMES SYNCHRONES À TENSIONS MULTIPLES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/089660    N° de la demande internationale :    PCT/US2007/002296
Date de publication : 09.08.2007 Date de dépôt international : 26.01.2007
CIB :
G06F 11/00 (2006.01)
Déposants : SEARETE LLC [--/US]; 1756-114TH Ave. SE, Suite 110, Bellevue, WA 98004 (US) (Tous Sauf US).
MANGIONE-SMITH, William, Henry [US/US]; (US) (US Seulement)
Inventeurs : MANGIONE-SMITH, William, Henry; (US)
Mandataire : COOK, Dale, R.; 1756-114th Avenue SE, #110, Bellevue, WA 98004 (US)
Données relatives à la priorité :
11/343,745 31.01.2006 US
11/343,927 31.01.2006 US
11/364,131 28.02.2006 US
11/364,573 28.02.2006 US
11/364,130 28.02.2006 US
11/384,237 17.03.2006 US
11/384,236 17.03.2006 US
Titre (EN) MULTI-VOLTAGE SYNCHRONOUS SYSTEMS
(FR) SYSTÈMES SYNCHRONES À TENSIONS MULTIPLES
Abrégé : front page image
(EN)Embodiments include a system, a device, and a method. A computing system includes a synchronous circuit. The synchronous circuit includes a first subcircuit powered by a first power plane having a first power plane voltage and a second subcircuit powered by a second power plane having a second power plane voltage. The system also includes an error detector operable to detect an incidence of a computational error occurring in the first subcircuit. The system further includes a controller operable to change the first power plane voltage based upon the detected incidence of a computational error. The system may include a power supply operable to provide a selected one of at least two voltages to the first power plane in response to the controller.
(FR)L'invention concerne, dans des modes de réalisation, un système, un dispositif, et un procédé. Un système de calcul comporte un circuit synchrone, qui comporte un premier sous-circuit alimenté par un premier plan d'alimentation ayant une première tension et un second sous-circuit alimenté par un second plan d'alimentation ayant une seconde tension. Le système comporte également un détecteur d'erreurs destiné à détecter une incidence d'une erreur de calcul survenant dans le premier sous-circuit. Le système comporte en outre un contrôleur destiné à modifier la première tension de plan d'alimentation sur la base de l'incidence détectée d'une erreur de calcul. Le système peut comporter une alimentation électrique destinée à fournir une tension choisie parmi au moins deux tensions au premier plan d'alimentation en réponse au contrôleur.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)