WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007088816) SYSTEME MULTIPROCESSEUR ET PROGRAMME DESTINE A CAUSER L'EXECUTION PAR L'ORDINATEUR D'UN PROCEDE DE CONTROLE DE SYSTEME MULTIPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/088816    N° de la demande internationale :    PCT/JP2007/051405
Date de publication : 09.08.2007 Date de dépôt international : 29.01.2007
CIB :
G06F 9/48 (2006.01)
Déposants : SEIKO EPSON CORPORATION [JP/JP]; 4-1, Nishishinjuku 2-chome, Shinjuku-ku, Tokyo1630811 (JP)
Inventeurs : TODOROKI, Akinari; (JP).
TANAKA, Katsuya; (JP)
Mandataire : MORI, Tetsuya; Nichiei Kokusai Tokkyo Jimusho, Yusen Iwamotocho Bldg. 8th Floor, 3-3, Iwamoto-cho 2-chome, Chiyoda-ku, Tokyo1010032 (JP)
Données relatives à la priorité :
2006-022192 31.01.2006 JP
Titre (EN) MULTI-PROCESSOR SYSTEM AND PROGRAM FOR CAUSING COMPUTER TO EXECUTE MULTI-PROCESSOR SYSTEM CONTROL METHOD
(FR) SYSTEME MULTIPROCESSEUR ET PROGRAMME DESTINE A CAUSER L'EXECUTION PAR L'ORDINATEUR D'UN PROCEDE DE CONTROLE DE SYSTEME MULTIPROCESSEUR
(JA) マルチプロセッサシステム及びマルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム
Abrégé : front page image
(EN)It is possible to provide a multi-processor capable of smoothly performing parallel processing in a multi-processor system and obtaining a high processing efficiency by effectively using resources. A multi-processor includes a plurality of unit processors (P0 to P3) in such a way that the unit processors (P0 to P3) can operate in parallel. An OS and a program control unit (105) inhibit the multi-processor to interrupt a process being executed in unit processors only in the unit processor requested by at least a part of the unit processors (P0 to P3).
(FR)La présente invention concerne un multiprocesseur capable d'exécuter un traitement parallèle dans un système multiprocesseur et d'obtenir une efficacité de traitement élevée en utilisant des ressources de manière efficace. Ledit multiprocesseur comprend une pluralité de processeurs unitaires (P0 à P3) de telle manière que les processeurs unitaires (P0 à P3) peuvent fonctionner en parallèle. Un système d'exploitation et une unité de contrôle de programme (105) empêchent le multiprocesseur d'interrompre un processus en cours d'exécution dans les processeurs unitaires seulement dans le processeur unitaire demandé par au moins une partie des processeurs unitaires (P0 à P3).
(JA) マルチプロセッサシステムにおける並列処理が円滑にでき、資源を有効に活用することによって高い処理効率が得られるマルプロセッサシステムを提供することを目的とする。複数の単位プロセッサP0~P3を備え、単位プロセッサP0~P3が並列に動作し得るマルチプロセッサを構成する。このマルチプロセッサに対し、OS及びプログラム制御部105が、単位プロセッサP0~P3の少なくとも一部の要求により、要求があった単位プロセッサにおいてのみ単位プロセッサで実行されている処理を中断させる中断処理を禁止する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)