WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007088757) CARTE MÉMOIRE ET PROCÉDÉ DE FABRICATION DE CARTE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/088757    N° de la demande internationale :    PCT/JP2007/051055
Date de publication : 09.08.2007 Date de dépôt international : 24.01.2007
CIB :
G06K 19/077 (2006.01), G06K 19/07 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H05K 1/18 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
NISHIKAWA, Hidenobu; (US Seulement).
YAMADA, Hiroyuki; (US Seulement).
TAKEDA, Shuichi; (US Seulement).
IWAMOTO, Atsunobu; (US Seulement)
Inventeurs : NISHIKAWA, Hidenobu; .
YAMADA, Hiroyuki; .
TAKEDA, Shuichi; .
IWAMOTO, Atsunobu;
Mandataire : IWAHASHI, Fumio; c/o Matsushita Electric Industrial Co., Ltd., 1006, Oaza Kadoma, Kadoma-shi Osaka 5718501 (JP)
Données relatives à la priorité :
2006-025445 02.02.2006 JP
Titre (EN) MEMORY CARD AND MEMORY CARD MANUFACTURING METHOD
(FR) CARTE MÉMOIRE ET PROCÉDÉ DE FABRICATION DE CARTE MÉMOIRE
(JA) メモリカードおよびメモリカードの製造方法
Abrégé : front page image
(EN)A memory card (1) is provided with a first circuit board (2); a first semiconductor chip (3), which is mounted on an upper plane (21) of the first circuit board (2) and has only a partial region of a lower plane (32) face the first circuit board (2); a second circuit board (4) wherein a lower plane (22) of the first circuit board (2) is bonded on an upper plane (41); a second semiconductor chip (5), which is mounted on the upper plane (41) of the second circuit board (4) and at least partially faces a partial region other than the partial region of the lower plane (32) of the first semiconductor chip (3); and a cover section (7) for covering the first semiconductor chip (3), the first circuit board (2) and the second semiconductor chip (5), on the side of the upper plane (41) of the second circuit board (4).
(FR)La carte mémoire (1) selon l'invention comporte une première carte de circuit imprimé (2); une première puce à semi-conducteur (3) montée sur un plan supérieur (21) de la première carte de circuit imprimé (2) et dont seule une zone partielle d'un plan inférieur (32) fait face à la première carte de circuit imprimé (2); une deuxième carte de circuit imprimé (4) dans laquelle un plan inférieur (22) de la première carte de circuit imprimé (2) est lié sur un plan supérieur (41); une deuxième puce à semi-conducteur (5) montée sur le plan supérieur (41) de la deuxième carte de circuit imprimé (4) et faisant au moins partiellement face à une zone partielle différente de la zone partielle du plan inférieur (32) de la première puce à semi-conducteur (3); et une section de couverture (7) pour couvrir la première puce à semi-conducteur (3), la première carte de circuit imprimé (2) et la deuxième puce à semi-conducteur (5),côté plan supérieur (41) de la deuxième carte de circuit imprimé (4).
(JA)メモリカード(1)は、第1回路基板(2)と、第1回路基板(2)の上面(21)に実装されるとともに下面(32)の一部の領域のみが第1回路基板(2)と対向する第1半導体チップ(3)と、上面(41)に第1回路基板(2)の下面(22)が接合された第2回路基板(4)と、第2回路基板(4)の上面(41)に実装されるとともに少なくとも一部が第1半導体チップ(3)の下面(32)の一部の領域以外の他の一部の領域と対向する第2半導体チップ(5)と、第2回路基板(4)の上面(41)側において第1半導体チップ(3)、第1回路基板(2)と第2半導体チップ(5)を覆うカバー部(7)と、を備える。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)