WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007088574) COMPOSANT A SEMICONDUCTEUR ET SON PROCEDE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/088574    N° de la demande internationale :    PCT/JP2006/301511
Date de publication : 09.08.2007 Date de dépôt international : 31.01.2006
CIB :
H01L 21/336 (2006.01), H01L 21/8234 (2006.01), H01L 21/8244 (2006.01), H01L 27/088 (2006.01), H01L 27/11 (2006.01), H01L 29/78 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
FUKUDA, Masatoshi [JP/JP]; (JP) (US Seulement)
Inventeurs : FUKUDA, Masatoshi; (JP)
Mandataire : HATTORI, Kiyoshi; HATTORI PATENT OFFICE Hachioji Azumacho Center Building 9-8, Azuma-cho Hachioji-shi, Tokyo 1920082 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) COMPOSANT A SEMICONDUCTEUR ET SON PROCEDE DE FABRICATION
(JA) 半導体装置および半導体装置の製造方法
Abrégé : front page image
(EN)Provided is a semiconductor device which has an improved ON/OFF ratio, a suppressed short channel and an improved withstand voltage and is easily manufactured. An interval between a side plane on the right side of a gate electrode (5) and a side plane on the left side of a gate electrode (15) is formed narrower than each of intervals between gate electrodes of MOSFETs (30, 40) adjacent to outer sides of a MOSFET (10) and a MOSFET (20) through STIs (3). The thicknesses of side walls (7, 17) formed on the planes facing the gate electrode (5) and the gate electrode (15) are thinner than those of side walls (7, 17) formed on the opposite sides to the planes the gate electrode (5) and the gate electrode (15) face. The side of a source (9) of the MOSFET (10) has a sharper impurity profile than that on the side of a drain (8), and the side of the drain (8) has a relatively moderate impurity profile to have a depleted layer thick.
(FR)L'invention concerne un composant à semiconducteur qui possède un rapport amélioré de cycles marche/arrêt, un canal court diminué et une tension de tenue améliorée, et qui est facilement fabriqué. Un intervalle compris entre un plan latéral sur le côté droit d'une électrode de grille (5) et un plan latéral sur le côté gauche d'une électrode de grille (15) est formé pour être plus étroit que chacun des intervalles entre les électrodes de grille de transistors MOSFET (30, 40) adjacents aux côtés extérieurs d'un transistor MOSFET (10) et d'un transistor MOSFET (20) par l'intermédiaire d'isolements STI (3). Les épaisseurs des parois latérales (7, 17) formées sur les plans faisant face à l'électrode de grille (5) et à l'électrode de grille (15) sont plus minces que celles des parois latérales (7, 17) formées sur les côtés opposés aux plans de face de l'électrode de grille (5) et de l'électrode de grille (15). Le côté d'une source (9) du transistor MOSFET (10) présente un profil d'impuretés plus marqué que celui sur le côté d'un drain (8), et le côté du drain (8) présente un profil d'impuretés relativement modéré pour avoir une couche épaisse appauvrie.
(JA) ON/OFF比の向上、ショートチャネルの抑制および耐圧の向上を図ることができ、かつ、容易に製造することができる。  ゲート電極(5)の右側の側面とゲート電極(15)の左側の側面との間隔は、STI(3)を介してMOSFET(10)、MOSFET(20)の外側にそれぞれ隣接するMOSFET(30)、(40)のゲート電極との間隔よりも狭く形成されている。また、ゲート電極(5)、ゲート電極(15)が対向する面側にそれぞれ形成されているサイドウォール(7)、(17)の厚さは、それぞれゲート電極(5)、ゲート電極(15)の対向する面側の反対側に形成されているサイドウォール(7)、(17)の厚さよりも薄く形成されている。そしてMOSFET(10)のソース(9)側はドレイン(8)側よりも急峻な不純物プロファイルになっており、ドレイン(8)側は空乏層を厚くするようにやや緩やかな不純物プロファイルになっている。                                                                               
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)