WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007088526) BOITIER DE CIRCUITS INTEGRES, ET PROCEDE DE FABRICATION D'UN BOITIER DE CIRCUITS INTEGRES COMPORTANT DEUX PUCES DONT LES CIRCUITS INTEGRES POSSEDENT DES BORNES D'ENTREE ET DE SORTIE DIRECTEMENT ADRESSABLES POUR PERMETTRE LE CONTROLE DU BOITIER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/088526    N° de la demande internationale :    PCT/IE2007/000003
Date de publication : 09.08.2007 Date de dépôt international : 22.01.2007
CIB :
G01R 31/317 (2006.01), G01R 31/3185 (2006.01), H01L 21/66 (2006.01)
Déposants : ANALOG DEVICES, INC. [US/US]; One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106 (US) (Tous Sauf US).
MCNAMARA, Noel, A. [IE/IE]; (IE) (US Seulement)
Inventeurs : MCNAMARA, Noel, A.; (IE)
Mandataire : F.F. GORMAN & CO.; 15 Clanwilliam Square, Dublin 2 (IE)
Données relatives à la priorité :
11/344,372 31.01.2006 US
Titre (EN) AN INTEGRATED CIRCUIT PACKAGE, AND A METHOD FOR PRODUCING AN INTEGRATED CIRCUIT PACKAGE HAVING TWO DIES WITH INPUT AND OUTPUT TERMINALS OF INTEGRATED CIRCUITS OF THE DIES DIRECTLY ADDRESSABLE FOR TESTING OF THE PACKAGE
(FR) BOITIER DE CIRCUITS INTEGRES, ET PROCEDE DE FABRICATION D'UN BOITIER DE CIRCUITS INTEGRES COMPORTANT DEUX PUCES DONT LES CIRCUITS INTEGRES POSSEDENT DES BORNES D'ENTREE ET DE SORTIE DIRECTEMENT ADRESSABLES POUR PERMETTRE LE CONTROLE DU BOITIER
Abrégé : front page image
(EN)in a resin encapsulating housing (6) comprises a digital signal processing integrated circuit (8) fabricated on the first die (2), and a digital-to-analogue converting circuit (9) fabricated on the second die (3). First external terminals (16) are selectively coupled to corresponding first input terminals (10) of the digital signal processing circuit (8) through corresponding primary input switches (19), and first output terminals (11) of the digital signal processing circuit (8) are selectively coupled through primary output switches (23) and secondary input switches (25) to second input terminals (12) of the digital-to-analogue converting circuit (9). Second output terminals (13) of the digital-to-analogue converting circuit (9) are selectively coupled to second external terminals (17) through secondary output switches (30). The switches (19,23,25,30) are configurable for selectively testing functions of the digital signal processing circuit (8) and the digital-to-analogue converting circuit (9) between selectable combinations of first input and output terminals (10, 11) and second input and output terminals (12,13) by applying a test signal to an appropriate one of the first external terminals (16), and reading a response signal on an appropriate second external terminal (17).
(FR)Boîtier d'enrobage (6) en résine, comprenant un circuit intégré (8) de traitement de signaux numériques réalisé sur une première puce (2), et un circuit convertisseur numérique-analogique (9) réalisé sur une deuxième puce (3). Des premières bornes externes (16) sont couplées de manière sélective à des premières bornes d'entrée correspondantes (10) du circuit de traitement (8) de signaux numériques par l'intermédiaire de commutateurs d'entrée primaires correspondants (19), et des premières bornes de sortie (11) du circuit de traitement (8) de signaux numériques sont couplées de manière sélective à des deuxièmes bornes d'entrée (12) du circuit convertisseur numérique-analogique (9) par l'intermédiaire de commutateurs de sortie primaires (23) et de commutateurs d'entrée secondaires (25). Des deuxièmes bornes de sortie (13) du circuit convertisseur numérique-analogique (9) sont couplées de manière sélective à des deuxièmes bornes externes (17) par l'intermédiaire de commutateurs de sortie secondaires (30). Les commutateurs (19, 23, 25, 30) sont configurables pour assurer le contrôle sélectif du circuit de traitement (8) de signaux numériques et du circuit convertisseur numérique-analogique (9) entre des combinaisons sélectionnables des premières bornes d'entrée et de sortie (10, 11) et des deuxièmes bornes d'entrée et de sortie (12,13) par application d'un signal de contrôle sur une borne appropriée parmi les premières bornes externes (16), et par lecture d'un signal de réponse sur une borne adéquate parmi les deuxièmes bornes externes (17).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)