WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007087299) FABRICATION D'UN DISPOSITIF MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/087299    N° de la demande internationale :    PCT/US2007/001766
Date de publication : 02.08.2007 Date de dépôt international : 23.01.2007
CIB :
H01L 27/115 (2006.01), H01L 21/28 (2006.01), H01L 21/8247 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, Boise, ID 83716 (US) (Tous Sauf US).
ARITOME, Seiichi [JP/US]; (US) (US Seulement)
Inventeurs : ARITOME, Seiichi; (US)
Mandataire : MYRUM, Tod, A.; LEFFERT, JAY & POLGLAZE, P.A., 150 South Fifth Street, Suite 1900, Minneapolis, MN 55402 (US)
Données relatives à la priorité :
11/338,067 24.01.2006 US
Titre (EN) SIMULTANEOUS FORMATION OF SOURCE/DRAIN CONTACTS AND CONDUCTIVE LAYERS ON EEPROM CONTROL GATES
(FR) FABRICATION D'UN DISPOSITIF MÉMOIRE
Abrégé : front page image
(EN)The invention provides methods of fabricating memory devices. One embodiment forms a bulk insulation layer (322) overlying a plurality of source/drain regions (320) formed in a substrate (304), removes a cap layer (318) formed on each of a plurality of gate stacks formed on the substrate to expose an upper surface of each of the gate stacks, forms one or more contact holes (342) in the bulk insulation layer to expose a portion of one or more of the source/drain regions, and forms control gates and one or more contacts concurrently by forming a conductive layer (350) on the exposed upper surface of each of the gate stacks to form the control gates and in the one or more contact holes to form the one or more contacts .
(FR)L'invention porte sur des procédés de fabrication de dispositifs mémoires. Selon un mode de mise en oeuvre, le procédé consiste à former une couche isolante brute recouvrant une pluralité de régions source/drain formées dans un substrat, retirer une couche supérieure formée sur chaque empilement d'une pluralité d'empilements de grilles formés sur le substrat de façon à exposer une surface supérieure de chacun des empilements de grilles ; former une ou plusieursfenêtres de contact dans la couche isolante brute de façon à exposer une partie d'une ou plusieurs des régions source/drain et former des grilles de commande et un ou plusieurs contacts simultanément en créant une couche conductrice sur la surface supérieure exposée de chacun des empilements de grilles de façon à former des grilles de commande dans une ou plusieurs des fenêtres de contact de façon à former un ou plusieurs contacts.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)