WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007087230) MODÉLISATION DE TRAVERSÉE PROGRAMMABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/087230    N° de la demande internationale :    PCT/US2007/001484
Date de publication : 02.08.2007 Date de dépôt international : 19.01.2007
CIB :
G06F 17/50 (2006.01)
Déposants : EASIC CORPORATION [--/US]; 2001 Walsh Avenue, Santa Clara, CA 95050 (US) (Tous Sauf US).
PARK, Jonathan [US/US]; (US) (US Seulement).
KOK, Yit, Ping [MY/MY]; (MY) (US Seulement).
LIM, Soon, Chieh [MY/MY]; (MY) (US Seulement).
LIEW, Yin, Hao [US/MY]; (MY) (US Seulement).
CHEK, Wai, Leng [MY/MY]; (MY) (US Seulement)
Inventeurs : PARK, Jonathan; (US).
KOK, Yit, Ping; (MY).
LIM, Soon, Chieh; (MY).
LIEW, Yin, Hao; (MY).
CHEK, Wai, Leng; (MY)
Mandataire : GLUCK, Jeffrey, W.; Connolly Bove Lodge & Hutz Llp, 1990 M Street, N.w., Suite 800, Washington, DC 20036 (US)
Données relatives à la priorité :
11/338,804 25.01.2006 US
Titre (EN) PROGRAMMABLE VIA MODELING
(FR) MODÉLISATION DE TRAVERSÉE PROGRAMMABLE
Abrégé : front page image
(EN)A method for verifying library components and designs on a via customizable ASIC, which may include the process of adding capacitors to model possible via sites of a model of an un-customized portion of or a whole ASIC, and replacing the capacitors with resistors to model where custom vias have been placed on the ASIC to implement a desired component or design. Views of this model may then be generated to verify the functionality of the component or design, and component models for timing, function and via customization may then be generated for the component library.
(FR)Procédé de vérification de composantes et conceptions de librairie sur circuit intégré spécifique (ASIC) personnalisable au niveau des traversée, pouvant consister à ajouter des condensateurs pour modéliser des sites possibles de traversée dans un modèle de partie non personnalisée de circuit ASIC ou de circuit ASIC entier, et à remplacer les condensateurs par des résistances aux fins de modélisation là où les traversées personnalisées ont été placées sur le circuit ASIC, pour la mise en oeuvre d'une composante ou conception souhaitée. On peut ensuite produire des vues de ce modèle pour vérifier la fonctionnalité de la composante ou de la conception, puis des modèles de composantes peuvent être produits pour la librairie de composantes, afin de satisfaire les besoins de personnalisation liés aux bases de temps, aux fonctions et aux traversées.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)