WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007086275) DISPOSITIF ET PROCEDE D’ESSAI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/086275    N° de la demande internationale :    PCT/JP2007/050464
Date de publication : 02.08.2007 Date de dépôt international : 16.01.2007
CIB :
G01R 31/28 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (Tous Sauf US).
SUDA, Masakatsu [JP/JP]; (JP) (US Seulement)
Inventeurs : SUDA, Masakatsu; (JP)
Mandataire : RYUKA, Akihiro; 5F, Shinjuku Square Tower, 22-1, Nishi-Shinjuku 6-chome, Shinjuku-ku, Tokyo 1631105 (JP)
Données relatives à la priorité :
2006-016937 25.01.2006 JP
Titre (EN) TEST DEVICE AND TEST METHOD
(FR) DISPOSITIF ET PROCEDE D’ESSAI
(JA) 試験装置および試験方法
Abrégé : front page image
(EN)A test device comprising a storage section for storing the count for adjusting the phase of a sampling clock indicating the timing at which the output signal outputted from a DUT is acquired, a clock generating section for generating the sampling clock indicating the timing at which the output signal is acquired according to the offset corresponding to the reference clock and the count, a first delay section for outputting a first delay clock having the same frequency as the sampling clock and a predetermined phase difference according to the reference clock and the offset, a phase detecting section for detecting the phase deference between the point of variation of the output signal and the first delay clock and varying the count so that the phase difference may decreases, a timing comparing section for acquiring the output signal at a variation timing of the sampling clock, and a judging section for judging the acceptance/rejection by comparing the acquired output signal and the expectation.
(FR)L’invention concerne un dispositif d’essai comprenant une partie de mémorisation servant à mémoriser un compte permettant de régler la phase d’une horloge d’échantillonnage assurant la synchronisation de l’acquisition du signal de sortie fourni par un dispositif mis à l’essai (DUT), une partie génératrice d’horloge servant à générer l’horloge d’échantillonnage assurant la synchronisation d’acquisition du signal de sortie en fonction du décalage correspondant à une horloge de référence et au compte, une première partie à retard servant à fournir une première horloge de retard possédant la même fréquence que l’horloge d’échantillonnage et une différence de phase prédéterminée en fonction de l’horloge de référence et du décalage, une partie de détection de phase servant à détecter la différence de phase entre le point de variation du signal de sortie et la première horloge de retard et à faire varier le compte de façon à réduire la différence de phase, et une partie de comparaison de synchronisation servant à acquérir le signal de sortie selon une synchronisation variable de l’horloge d’échantillonnage, et une partie de décision servant à décider entre une acceptation et un rejet en comparant le signal de sortie acquis et le signal attendu.
(JA) DUTが出力する出力信号を取得するタイミングを示すサンプリングクロックの位相を調整するためのカウント値を記憶する記憶部と、基準クロックおよびカウント値に応じたオフセット量に基づいて出力信号を取得するタイミングを示すサンプリングクロックを生成するクロック生成部と、基準クロックおよびオフセット量に基づいて、サンプリングクロックと同一周波数でありかつ予め設定された位相差を有する第1遅延クロックを出力する第1遅延部と、出力信号の変化点と、第1遅延クロックとの位相差を検出し、位相差を減少させる方向にカウント値を変更する位相検出部と、出力信号をサンプリングクロックの変化タイミングで取得するタイミング比較部と、取得された出力信号を期待値と比較して良否を判定する判定部とを備える試験装置を提供する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)