WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007060895) SUBSTRAT SEMI-CONDUCTEUR, DISPOSITIF SEMI-CONDUCTEUR, ET PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/060895    N° de la demande internationale :    PCT/JP2006/323023
Date de publication : 31.05.2007 Date de dépôt international : 17.11.2006
CIB :
H01L 21/762 (2006.01), G02B 6/122 (2006.01), G02B 6/13 (2006.01), H01L 21/02 (2006.01), H01L 27/08 (2006.01), H01L 27/12 (2006.01), H01L 27/15 (2006.01)
Déposants : SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo (JP) (Tous Sauf US).
KISHIMA, Koichiro [JP/JP]; (JP) (US Seulement)
Inventeurs : KISHIMA, Koichiro; (JP)
Mandataire : YAMAGUCHI, Kunio; 5th Floor, Kanda Ocean Building 15-2, Uchikanda 1-chome Chiyoda-ku, Tokyo 1010047 (JP)
Données relatives à la priorité :
2005-339466 24.11.2005 JP
Titre (EN) SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD
(FR) SUBSTRAT SEMI-CONDUCTEUR, DISPOSITIF SEMI-CONDUCTEUR, ET PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR
(JA) 半導体基板、半導体装置および半導体基板の製造方法
Abrégé : front page image
(EN)An electric device formed in a semiconductor layer on the front side can be easily designed when a thick portion, e.g., an optical waveguide, is fabricated in a semiconductor layer interposed between two insulating layers. Double SOI substrate (10) is composed of, from the front side, a silicon layer (15), an insulating film (silicon oxide film) (14), a silicon layer (13), and an insulating layer (12). The depth distribution of the upper insulating layer (14) is uniform, and that of the lower insulating layer (12) is ununiform. A thick portion along a predetermined path is formed. The refractive index of silicon is 3.5, and that of SiO2 is 1.5. The thick portion of the silicon layer (13) serves as a core. The insulating layers (12, 14) corresponding to the thick portion serves as clads. Thus, an optical waveguide (16) along a predetermined path is formed. The thickness of the silicon layer (15) on the front side is uniform, and thereby the characteristics of MOS devices fabricated in regions of the silicon layer (13) can be easily equalized, and the design of whole electric devices can be facilitated.
(FR)La présente invention permet de concevoir facilement un dispositif électrique formé sur la face avant d’une couche semi-conductrice lorsqu’une partie épaisse, par ex. un guide d’ondes optique, est fabriquée dans une couche semi-conductrice intercalée entre deux couches isolantes. Un double substrat SOI (10) est composé, depuis la face avant, d’une couche de silicium (15), d’une pellicule isolante (pellicule d’oxyde de silicium) (14), d’une couche de silicium (13), et d’une couche isolante (12). La distribution en profondeur de la couche isolante supérieure (14) est uniforme, et celle de la couche isolante inférieure (12) est non uniforme. Une partie épaisse est formée le long d’un chemin prédéterminé. L’indice de réfraction du silicium est de 3,5, et celui du SiO2 est de 1,5. La partie épaisse de la couche de silicium (13) sert de noyau. Les couches isolantes (12, 14) correspondant à la partie épaisse servent de gaines. Un guide d’ondes optique (16) est ainsi obtenu le long d’un chemin prédéterminé. L’épaisseur de la couche de silicium (15) sur la face avant est uniforme, ce qui permet d’égaliser facilement les caractéristiques de dispositifs MOS fabriqués dans les zones de la couche de silicium (13), et de faciliter la conception de dispositifs électriques entiers.
(JA) 2層の絶縁体層に挟まれた半導体層に肉厚部、例えば光導波路を形成する場合に、表面側の半導体層に形成される電気デバイスの設計を容易とする。  二重SOI基板(10)は、表面側から順に、シリコン層(15)、絶縁膜(シリコン酸化膜)(14)、シリコン層(13)、絶縁膜(12)を有する。上層絶縁膜(14)の深さ分布を均一とし、下層絶縁膜(12)の深さ分布を不均一とし、シリコン層(13)に、所定の経路に沿った肉厚部を形成する。Siの屈折率は3.5であり、SiO2の屈折率は1.5である。シリコン層(13)の肉厚部はコアとなり、この肉厚部に対応した絶縁膜(12),(14)はクラッドとなり、所定の経路に沿った光導波路(16)が形成される。表面側のシリコン層(15)の厚さは一様であり、シリコン層(13)の各部に作製されるMOSデバイスの特性を容易に一致させることができ、電気デバイス全体としての設計が容易となる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)