WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007059402) CIRCUIT ET PROCEDE DE PREREGLAGE DE CANAL BIT POUR MECANISME DE DETECTION DE MEMOIRE FLASH
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/059402    N° de la demande internationale :    PCT/US2006/060705
Date de publication : 24.05.2007 Date de dépôt international : 09.11.2006
CIB :
G11C 11/34 (2006.01), G11C 16/04 (2006.01)
Déposants : ACTEL CORPORATION [US/US]; 2061 STIERLIN COURT, Mountain View, CA 94043 (US) (Tous Sauf US).
LEE, Poongyeub [KP/US]; (US) (US Seulement).
LIU, MingChi, Mitch [--/US]; (US) (US Seulement)
Inventeurs : LEE, Poongyeub; (US).
LIU, MingChi, Mitch; (US)
Mandataire : HANISH, Jonathan, D.; SIERRA PATENT GROUP, LTD., 1657 HWY 395, SUITE 202, Minden, NV 89423 (US)
Données relatives à la priorité :
11/281,253 16.11.2005 US
Titre (EN) FLASH MEMORY SENSING SCHEME
(FR) CIRCUIT ET PROCEDE DE PREREGLAGE DE CANAL BIT POUR MECANISME DE DETECTION DE MEMOIRE FLASH
Abrégé : front page image
(EN)A flash memory array includes a reference bit line on which a reference current is imposed. During read operation, bit lines selected for reading are connected to current-to- voltage converters, each of which generates an output voltage based upon the input current flowing in the bit line. The output voltage of the current- to- voltage converter is compared to a reference voltage derived from the output of a reference current-to-voltage converter whose input is driven by a reference current on a reference bit line. Any cell that conducts more current than the reference current will be regarded as an erased cell. Conversely, any cell that conducts less current than the reference current will be regarded as a programmed cell.
(FR)La présente invention concerne une zone mémoire flash comprenant un canal bit de référence auquel est appliqué un courant de référence. Lors d'une opération de lecture, des canaux bit sélectionnés pour lecture sont reliés à des convertisseurs courant-tension, chacun d'entre eux générant une tension de sortie selon le courant d'entrée circulant dans le canal bit. La tension de sortie du convertisseur courant-tension est comparée à une tension de référence issue de la sortie d'un convertisseur de référence dont l'entrée est commandée par un courant de référence sur un canal bit de référence. Toute cellule conduisant un courant supérieur à celui de référence est considérée comme effacée. Vice versa, toute cellule conduisant un courant inférieur à celui de référence est considérée comme programmée.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)