WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007059215) MICROPROCESSEUR COMPRENANT UN PREDICTEUR DE BLOC DE MEMOIRE CACHE D'INSTRUCTIONS ET UN SYSTEME DE REMPLACEMENT D'INSTRUCTIONS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/059215    N° de la demande internationale :    PCT/US2006/044355
Date de publication : 24.05.2007 Date de dépôt international : 15.11.2006
CIB :
G06F 1/32 (2006.01), G06F 12/08 (2006.01), G06F 12/12 (2006.01)
Déposants : MIPS TECHNOLOGIES, INC. [US/US]; 1225 Charleston Road, Mountain View, California 94043-1353 (US) (Tous Sauf US).
KNOTH, Matthias [DE/US]; (US) (US Seulement)
Inventeurs : KNOTH, Matthias; (US)
Mandataire : RAY, Michael, B.; STERNE, KESSLER, GOLDSTEIN & FOX P.L.L.C., 1100 New York Avenue, N.W., Washington, District of Columbia 20005 (US)
Données relatives à la priorité :
11/272,719 15.11.2005 US
Titre (EN) MICROPROCESSOR HAVING A POWER-SAVING INSTRUCTION CACHE WAY PREDICTOR AND INSTRUCTION REPLACEMENT SCHEME
(FR) MICROPROCESSEUR COMPRENANT UN PREDICTEUR DE BLOC DE MEMOIRE CACHE D'INSTRUCTIONS ET UN SYSTEME DE REMPLACEMENT D'INSTRUCTIONS
Abrégé : front page image
(EN)Microprocessor having a power-saving instruction cache way predictor and instruction replacement scheme. In one embodiment, the processor includes a multi-way set associative cache, a way predictor, a policy counter, and a cache refill circuit. The policy counter provides a signal to the way predictor that determines whether the way predictor operates in a first mode or a second mode. Following a cache miss, the cache refill circuit selects a way of the cache and compares a layer number associated with a dataram field of the way to a way-set-layer number. The cache refill circuit writes a block of data to the field if the layer number is not equal to the way-set-layer number. If the layer number is equal to the way-set-layer number, the cache refill circuit repeats the above steps for additional ways until the block of memory is written to the cache.
(FR)L'invention concerne un microprocesseur comprenant un prédicteur de bloc de mémoire cache d'instructions et un système de remplacement d'instructions. Dans un mode de réalisation, le processeur comprend une mémoire cache associative multiblocs, un prédicteur, un compteur basé sur des règles et un circuit de remplissage de la mémoire cache. Le compteur basé sur des règles transmet un signal au prédicteur de bloc, déterminant si le prédicteur de bloc est exploité dans un premier mode ou un second mode. Suite à une recherche infructueuse dans la mémoire cache, le circuit de remplissage de mémoire cache sélectionne un bloc de la mémoire cache et compare un nombre de couches associé à un champ de dataram du bloc à un nombre de couches de blocs. Le circuit de remplissage de mémoire cache permet d'écrire un bloc de données sur le champ si le nombre de couches n'est pas égal au nombre de couches de blocs. Si le nombre de couches est égal au nombre de couches de blocs, le circuit de remplissage de la mémoire cache répète lesdites étapes pour des blocs supplémentaires jusqu'à ce que le bloc de mémoire soit écrit dans la mémoire cache.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)