WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007058175) DISPOSITIF A SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/058175    N° de la demande internationale :    PCT/JP2006/322667
Date de publication : 24.05.2007 Date de dépôt international : 14.11.2006
CIB :
H01L 27/105 (2006.01), H01L 45/00 (2006.01)
Déposants : RENESAS TECHNOLOGY CORP. [JP/JP]; 4-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1006334 (JP) (Tous Sauf US).
MORIKAWA, Takahiro [JP/JP]; (JP) (US Seulement).
TERAO, Motoyasu [JP/JP]; (JP) (US Seulement).
TAKAURA, Norikatsu [JP/JP]; (JP) (US Seulement).
KUROTSUCHI, Kenzo [JP/JP]; (JP) (US Seulement)
Inventeurs : MORIKAWA, Takahiro; (JP).
TERAO, Motoyasu; (JP).
TAKAURA, Norikatsu; (JP).
KUROTSUCHI, Kenzo; (JP)
Mandataire : TSUTSUI, Yamato; Tsutsui & Associates, 6th Floor Kokusai Chusei Kaikan 14, Gobancho, Chiyoda-ku Tokyo 1020076 (JP)
Données relatives à la priorité :
PCT/JP2005/021360 21.11.2005 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF A SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)A memory cell region (mmry) is provided with a memory cell array wherein a plurality of memory elements (R) are arranged in matrix. The memory element has a chalcogenide material storage layer (22) for storing a high resistance status having a high electrical resistance and a low resistance status having a low electrical resistance by atomic arrangement change. A logical circuit region (lgc) is provided with a semiconductor integrated circuit. The memory cell region and the logical circuit region are formed on the same semiconductor substrate (1). The chalcogenide material storage layer (22) is composed of a chalcogenide material including at least a Ga or an In of 10.5 atom% or more but not more than 40 atom%, a Ge of 5 atom% or more but not more than 35 atom%, a Sb of 5 atom% or more but not more than 25 atom% and a Te of 40 atom% or more but not more than 65 atom%.
(FR)L'invention concerne une zone de cellule mémoire (mmry) placée dans un réseau de cellule mémoire dans lequel plusieurs éléments de mémoire (R) sont disposés en matrice. L'élément de mémoire possède une couche de stockage de matière de chalcogénure (22) destinée à stocker un état de résistance élevé possédant une résistance électrique élevée et un état de résistance faible possédant une résistance électrique faible par modification de la disposition atomique. Une zone de circuit logique (lgc) est placée dans un circuit intégré à semi-conducteur. La zone de cellule mémoire et la zone de circuit logique sont formées sur le même substrat à semi-conducteur (1). La couche de stockage de matière de chalcogénure (22) est composée d'une matière de chalcogénure contenant au moins un Ga ou un In d'au moins 10,5 % atomique mais de 40 % atomique au plus, un Ge d'au moins 5 % atomique mais de 35 % atomique au plus, un Sb d'au moins 5 % atomique mais de 25 % atomique au plus, et un Te d'au moins 40 % atomique mais de 65 % atomique au plus.
(JA) メモリセル領域mmryに、原子配列変化によって、電気抵抗値が高い高抵抗状態と低い低抵抗状態とを記憶するカルコゲナイド材料記憶層22を有する複数のメモリ素子Rがマトリクス状に配置されたメモリセルアレイ、および、論理回路領域lgcに、半導体集積回路が同一の半導体基板1上に混載して形成されている。このカルコゲナイド材料記憶層22は、10.5原子%以上40原子%以下のGaまたはInの少なくともいずれか一方と、5原子%以上35原子%以下のGeと、5原子%以上25原子%以下のSbと、40原子%以上65原子%以下のTeとを含むカルコゲナイド材料からなる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)