WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007056234) SYSTEME DE MEMOIRE HYBRIDE POUR MICROCONTROLEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/056234    N° de la demande internationale :    PCT/US2006/043114
Date de publication : 18.05.2007 Date de dépôt international : 03.11.2006
CIB :
G06F 9/00 (2006.01)
Déposants : ATMEL Corporation [US/US]; 2325 Orchard Parkway, San Jose, CA 95131 (US) (Tous Sauf US).
BRACAMONTES, Rocendo [US/US]; (US) (US Seulement)
Inventeurs : BRACAMONTES, Rocendo; (US)
Mandataire : SAWYER, Joseph, A.; Sawyer Law Group LLP, P.O.Box 51418, Palo Alto, CA 94303 (US)
Données relatives à la priorité :
11/268,008 07.11.2005 US
Titre (EN) HYBRID MEMORY SYSTEM FOR A MICROCONTROLLER
(FR) SYSTEME DE MEMOIRE HYBRIDE POUR MICROCONTROLEUR
Abrégé : front page image
(EN)A microcontroller, system and method are provided. In one implementation, a microcontroller is provided that includes a first memory operable to store instructions for normal operational use of the microcontroller, a second memory operable to store patch code instructions during debugging of the instructions within the first memory, and a central processing unit (CPU) operable to fetch instructions from the first memory and the patch code instructions from the second memory. The second memory is further operable to store the instructions for normal operational use of the microcontroller or data after the debugging of the instructions within the first memory is completed.
(FR)La présente invention concerne un microcontrôleur, un système et un procédé. Dans une réalisation, l'invention concerne un microcontrôleur qui inclut une première mémoire pouvant stocker des instructions pour une utilisation opérationnelle normale du microcontrôleur, une seconde mémoire pouvant stocker des instructions de code patch (correctif) pendant le débogage des instructions dans la première mémoire et une unité centrale de traitement (CPU) pour extraire des instructions de la première mémoire et les instructions de code patch de la seconde mémoire. La seconde mémoire peut en outre stocker les instructions pour une utilisation opérationnelle normale du microcontrôleur ou des données après que le débogage des instructions à l'intérieur de la première mémoire ait été effectué.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)