WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007055843) PROCÉDÉ DE FABRICATION D’UN COMPOSANT SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/055843    N° de la demande internationale :    PCT/US2006/039024
Date de publication : 18.05.2007 Date de dépôt international : 06.10.2006
CIB :
H01L 21/3105 (2006.01), H01L 21/311 (2006.01), H01L 21/336 (2006.01), H01L 21/60 (2006.01), H01L 21/768 (2006.01), H01L 21/027 (2006.01)
Déposants : SPANSION LLC [US/US]; 915 DEGUIGNE DRIVE, MAIL STOP 250, P.o. Box 3453, Sunnyvale, CA 94088-3453 (US) (Tous Sauf US).
HIGGINS, Kelley, Kyle [US/US]; (US) (US Seulement).
WIESEMAN, Joseph, William [US/US]; (US) (US Seulement)
Inventeurs : HIGGINS, Kelley, Kyle; (US).
WIESEMAN, Joseph, William; (US)
Mandataire : JAIPERSHAD, Rajendra; 915 DEGUIGNE DRIVE, Mail Stop 250, P.o. Box 3453, Sunnyvale, CA 94088-3453 (US)
Données relatives à la priorité :
11/264,194 31.10.2005 US
Titre (EN) METHOD FOR MANUFACTURING A SEMICONDUCTOR COMPONENT USING A SACRIFICIAL MASKING STRUCTURE
(FR) PROCÉDÉ DE FABRICATION D’UN COMPOSANT SEMI-CONDUCTEUR
Abrégé : front page image
(EN)A method for manufacturing a semiconductor component (10) using a sacrificial masking structure (50). A semiconductor device is formed from a semiconductor substrate (12) and a layer of dielectric material (40) is formed over the semiconductor substrate (40) and the semiconductor device. The layer of dielectric material (40) may be formed directly on the semiconductor substrate (12) or spaced apart from the semiconductor substrate (12) by an interlayer. Posts or protrusions (50) having sidewalls are formed from the layer of dielectric material (40). An electrically insulating material (52) that is preferably different from the layer of dielectric material (40) is formed adjacent the sidewalls of the posts (50). The electrically insulating material (52) is planarized and the posts (50) are removed to form openings that may expose a portion of the semiconductor device or a portion of the interlayer material. An electrically conductive material is formed in the openings.
(FR)La présente invention concerne un procédé de fabrication d’un composant semi-conducteur (10) utilisant une structure de masquage sacrificielle (50). Un tel dispositif semi-conducteur est constitué d’un substrat semi-conducteur (12) et une couche de matériau diélectrique (40) est disposée sur le substrat semi-conducteur (12) et le dispositif semi-conducteur. La couche de matériau diélectrique (40) peut être placée directement sur le substrat semi-conducteur (12) ou être séparée du substrat semi-conducteur (12) par une intercouche. Des bornes ou des protubérances (50) comportant des parois latérales sont constituées à partir de la couche de matériau diélectrique (40). Un matériau électriquement isolant (52) qui est de préférence différent de la couche de matériau diélectrique (40) est disposé de façon adjacente aux parois latérales des bornes (50). Le matériau électriquement isolant (52) est aplani et les bornes (50) sont retirées pour former des ouvertures (58A, 58B, 58C) qui peuvent exposer une portion du dispositif semi-conducteur ou une portion du matériau de l’intercouche. Un matériau électriquement conducteur (60, 62) est disposé dans les ouvertures (58A, 58B, 58C).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)