WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007055817) CELLULE MEMOIRE A RESISTANCE DIFFERENTIELLE NEGATIVE DANS UNE VOIE ENCASTREE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/055817    N° de la demande internationale :    PCT/US2006/037750
Date de publication : 18.05.2007 Date de dépôt international : 26.09.2006
CIB :
H01L 21/20 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way, Boise, ID 83707-0006 (US) (Tous Sauf US).
MOULI, Chandra [US/US]; (US) (US Seulement)
Inventeurs : MOULI, Chandra; (US)
Mandataire : LEWIS, Terril, G.; Wong, Cabello, Lutsch, Rutherford & Brucculeri L.L.P., 20333 SH 249, Suite 600, Houston, TX 77070 (US)
Données relatives à la priorité :
11/263,254 31.10.2005 US
Titre (EN) RECESSED CHANNEL NEGATIVE DIFFERENTIAL RESISTANCE-BASED MEMORY CELL
(FR) CELLULE MEMOIRE A RESISTANCE DIFFERENTIELLE NEGATIVE DANS UNE VOIE ENCASTREE
Abrégé : front page image
(EN)Disclosed herein is an improved recessed thyristor-based memory cell. The disclosed cell comprises in one embodiment a conductive plug recessed into the bulk of the substrate, which is coupled to or comprises the enable gate of the cell. Vertically disposed around this recessed gate is a thyristor, whose anode (source; p-type region) is connected to the bit line and cathode (drain; n-type region) is connected to the word line. Aside from the recessed enable gate, the disclosed cell comprises no other gate, such as an access transistor, and hence is essentially a one-transistor device. As a result, and as facilitated by the vertical disposition of the thyristor, the disclosed cell takes up a small amount of area on an integrated circuit when compared to a traditional DRAM cell. Moreover, the disclosed cell is simple to manufacture in its various embodiments, and is easy to configure into an array of cells. Isolation underneath the cell, while not required in all useful embodiments, assists in improving the data retention of the cell and extends the time needed between cell refresh.
(FR)La présente invention concerne une cellule mémoire à thyristor encastré améliorée. Dans une forme de réalisation, cette cellule comprend un tronçon conducteur encastré dans la masse du substrat, qui est couplé à la porte d'activation de la cellule ou qui comprend cette dernière. Autour de cette porte encastrée un thyristor est disposé verticalement, l'anode du thyristor (source; région de type p) étant reliée à la ligne bit et la cathode (drain; région de type n) étant reliée à la ligne mot. Hormis la porte d'activation encastrée, la cellule selon l'invention ne comporte pas d'autre porte, telle qu'un transistor d'accès et par conséquent cette cellule est essentiellement un dispositif à un seul transistor. Ainsi, et du fait de la disposition verticale du thyristor, la cellule selon l'invention occupe peu d'espace sur un circuit intégré comparativement à une cellule DRAM classique. De plus, ladite cellule est simple à fabriquer dans ses diverses formes de réalisation et facile à configurer sous forme d'un réseau de cellules. L'isolation prévue sous la cellule n'est pas nécessaire dans toutes les formes de réalisation utiles, elle participe cependant à améliorer la rétention des données de la cellule et augmente le temps requis entre la régénération des cellules.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)