WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007054845) AGENCEMENT DE CIRCUIT INTEGRE ET PROCEDE DE CONCEPTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/054845    N° de la demande internationale :    PCT/IB2006/053895
Date de publication : 18.05.2007 Date de dépôt international : 23.10.2006
CIB :
G01R 31/3185 (2006.01)
Déposants : NXP B.V. [NL/NL]; High Tech Campus 60, NL-5656 AG Eindhoven (NL) (Tous Sauf US).
VRANKEN, Hendrikus, P., E. [NL/NL]; (GB) (US Seulement)
Inventeurs : VRANKEN, Hendrikus, P., E.; (GB)
Mandataire : WHITE, Andrew, G.; c/o Philips Intellectual Property & Standards, Cross Oak Lane, Redhill Surrey RH1 5HA (GB)
Données relatives à la priorité :
05110725.8 14.11.2005 EP
Titre (EN) INTEGRATED CIRCUIT ARRANGEMENT AND DESIGN METHOD
(FR) AGENCEMENT DE CIRCUIT INTEGRE ET PROCEDE DE CONCEPTION
Abrégé : front page image
(EN)An integrated circuit (IC) arrangement (10) comprises an integrated circuit (100) having a digital circuit portion (120) with a plurality of digital outputs (122), each of the outputs being arranged to provide a test result in a test mode of the integrated circuit (100). The arrangement (10) further comprises space compaction logic (140) comprising a space compaction network (160) having a plurality of compaction domains (162), each domain being arranged to compact a plurality of test results into a further test result, and a spreading network (150) coupled between the plurality of digital outputs (122, 210) and the space compaction network (160), the spreading network being arranged to duplicate each test result from the digital outputs (122,210) to a number of compaction domains (162). This space compaction logic (140), which may be located on the IC 100 or external thereto such as on a test apparatus or on a test interface, reduces the risk of fault cancellation or fault aliasing compared to SCLs without spreading network.
(FR)L'invention concerne un agencement (10) de circuit intégré (IC) qui comprend un circuit intégré (100) comportant une partie de circuit numérique (120) avec une pluralité de sorties numériques (122), chacune de sortie étant disposée pour fournir un résultat de test dans un mode de test du circuit intégré (100). L'agencement (10) comprend en outre une logique de compactage d'espace (140) comprenant un réseau de compactage d'espace (160) possédant une pluralité de domaines de compactage (162), chaque domaine étant agencé pour compacter une pluralité de résultats de tests en un autre résultat de test, ainsi qu'un réseau de diffusion (150) relié entre la pluralité de sorties numériques (122, 210) et le réseau de compactage d'espace (160), le réseau de diffusion étant agencé pour dupliquer chaque résultat de test provenant des sorties numériques (122, 210) en un certain nombre de domaines de compactage (162). Cette logique de compactage d'espace (140), qui peut être située sur le circuit intégré (100), ou bien externe à celui-ci, tel que sur un appareil de test ou sur une interface de test, réduit le risque d'annulation de défaillance ou de repliement de défaillance par comparaison aux listes SCL sans réseau de diffusion.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)