WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007054403) STRUCTURE ET PROCÉDÉ POUR AUGMENTER L’AMÉLIORATION DE LA CONTRAINTE AVEC UN FET SANS ENTRETOISE ET PROCESSUS À SÉPARATEUR DOUBLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/054403    N° de la demande internationale :    PCT/EP2006/066852
Date de publication : 18.05.2007 Date de dépôt international : 28.09.2006
CIB :
H01L 21/8238 (2006.01), H01L 21/336 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, New York 10504 (US) (Tous Sauf US).
IBM UNITED KINGDOM LIMITED [GB/GB]; P.O. Box 41, Portsmouth Hampshire PO6 3AU (GB) (MG only).
YANG, Haining [CN/US]; (US) (US Seulement).
PANDA, Siddhartha [IN/US]; (US) (US Seulement)
Inventeurs : YANG, Haining; (US).
PANDA, Siddhartha; (US)
Mandataire : WILLIAMS, Julian, David; IBM United Kingdom Limited, Intellectual Property Law, Hursley Park, Winchester Hampshire SO21 2JN (GB)
Données relatives à la priorité :
11/164,193 14.11.2005 US
Titre (EN) STRUCTURE AND METHOD TO INCREASE STRAIN ENHANCEMENT WITH SPACERLESS FET AND DUAL LINER PROCESS
(FR) STRUCTURE ET PROCÉDÉ POUR AUGMENTER L’AMÉLIORATION DE LA CONTRAINTE AVEC UN FET SANS ENTRETOISE ET PROCESSUS À SÉPARATEUR DOUBLE
Abrégé : front page image
(EN)A semiconductor structure and a method of fabricating the same in which strain enhancement is achieved for both nFET and pFET devices is provided. In particular, the present invention provides at least one spacerless FET for stronger strain enhancement and defect reduction. The at least one spacerless FET can be a pFET, an nFET, or a combination thereof, with spacerless pFETs being particularly preferred since pFETs are generally fabricated to have a greater width than nFETs. The at least one spacerless FET allows to provide a stress inducing liner in closer proximity to the device channel than prior art structures including FETs having spacers. The spacerless FET is achieved without negatively affecting the resistance of the corresponding silicided source/drain diffusion contacts, which do not encroach underneath the spacerless FET.
(FR)La présente invention concerne une structure semi-conductrice et son procédé de fabrication selon lesquels l’amélioration de la contrainte est obtenue pour les dispositifs FET aussi bien de type n que de type p. En particulier, la présente invention concerne au moins un FET sans entretoise pour une plus forte amélioration de la contrainte et une réduction des défauts. Ledit ou lesdits FET sans entretoises peuvent être des pFET, des nFET ou une combinaison de ceux-ci, avec une préférence particulière pour les pFET sans entretoises puisque les pFET sont généralement fabriqués avec une largeur supérieure à celle des nFET. Ledit ou lesdits FET sans entretoises permettent d’obtenir un séparateur inducteur de contrainte plus près du canal du dispositif que les structures de l’art antérieur comprenant des FET comportant des entretoises. Le FET sans entretoise est obtenu sans affecter négativement la résistance des contacts de diffusion de source/drain siliciurée, qui n'empiètent pas en-dessous du FET sans entretoises.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)