WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007053219) CELLULE EPROM AVEC UNE GACHETTE FLOTTANTE DOUBLE-COUCHE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/053219    N° de la demande internationale :    PCT/US2006/029502
Date de publication : 10.05.2007 Date de dépôt international : 27.07.2006
CIB :
H01L 21/28 (2006.01), H01L 29/423 (2006.01), H01L 29/788 (2006.01)
Déposants : HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. [US/US]; Hewlett-Packard Company, Intellectual Property Administration, 20555 S.H. 249, Houston, Texas 77070 (US) (Tous Sauf US).
BENJAMIN, Trudy, L. [US/US]; (US) (US Seulement)
Inventeurs : BENJAMIN, Trudy, L.; (US)
Mandataire : MCDANIEL, James, R.; Hewlett-Packard Company, Intellectual Property Administration, P.O. Box 272400, Mail Stop 35, Fort Collins, Colorado 80527-2400 (US)
Données relatives à la priorité :
11/263,337 31.10.2005 US
Titre (EN) EPROM CELL WITH DOUBLE-LAYER FLOATING GATE
(FR) CELLULE EPROM AVEC UNE GACHETTE FLOTTANTE DOUBLE-COUCHE
Abrégé : front page image
(EN)An EPROM cell (70) includes a semiconductor substrate (52), having source and drain regions (76, 74), a floating gate (72), including a semiconductive polysilicon layer (56) electrically interconnected with a first metal layer (60), and a control gate (64), including a second metal layer. The floating gate (72) is disposed adjacent to the source (76) and drain (74) regions and separated from the semiconductor substrate (52) by a first dielectric layer (54), and the second metal layer (64) of the control gate is capacitively coupled to the first metal layer (60) with a second dielectric layer (62) therebetween.
(FR)La cellule EPROM (70) selon l'invention comprend un substrat semi-conducteur (52), comportant des zones de source et de drain (76, 74), une gâchette flottante (72), comprenant une couche de polysilicium semi-conductrice (56) interconnectée électriquement avec une première couche métallique (60), et une gâchette de commande (64), comprenant une seconde couche métallique. La gâchette flottante (72) est disposée de façon adjacente aux zones de source (76) et de drain (74) et est séparée du substrat semi-conducteur (52) par une première couche diélectrique (54), et la seconde couche métallique (64) de la gâchette de commande est couplée de façon capacitive à la première couche métallique (60) avec une seconde couche diélectrique (62) intercalée entre elles.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)