WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007052389) AMPLIFICATEUR DE PUISSANCE ET SON CIRCUIT D'ETABLISSEMENT DE COURANT DE REPOS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/052389    N° de la demande internationale :    PCT/JP2006/314206
Date de publication : 10.05.2007 Date de dépôt international : 12.07.2006
CIB :
H03F 3/30 (2006.01), H03F 1/02 (2006.01), H03F 3/45 (2006.01)
Déposants : NIIGATA SEIMITSU CO., LTD. [JP/JP]; 5-13, Nishishiro-cho 2-chome, Jyoetsu-shi, Niigata 9430834 (JP) (Tous Sauf US).
RICOH CO., LTD. [JP/JP]; 1-3-6 Nakamagome, Ota-ku, Tokyo 1438555 (JP) (Tous Sauf US).
ISHIGURO, Kazuhisa [JP/JP]; (JP) (US Seulement)
Inventeurs : ISHIGURO, Kazuhisa; (JP)
Mandataire : TACHIBANA, Kazuyuki; Hanzomon-First-Bldg. 1F 1-4, Kojimachi Chiyoda-ku, Tokyo 1020083 (JP)
Données relatives à la priorité :
2005-320448 04.11.2005 JP
Titre (EN) POWER AMPLIFIER AND ITS IDLING CURRENT SETTING CIRCUIT
(FR) AMPLIFICATEUR DE PUISSANCE ET SON CIRCUIT D'ETABLISSEMENT DE COURANT DE REPOS
(JA) パワーアンプおよびそのアイドリング電流設定回路
Abrégé : front page image
(EN)An idling current setting circuit (3) comprises: current setting transistors (Q3, Q4) connected to output transistors (Q1, Q2) in a driver (2) in current mirror form; a plurality of current setting resistors (R1 to R4); and a plurality of switches (ASW1 to ASW4) for switching to any of the current setting resistors (R1 to R4). This enables the idling current to be set by the current mirror ratio between the current setting transistors (Q3, Q4) having no connection with the open gain of the power amplifier and the output transistors (Q1, Q2), so that the idling current can be arbitrarily set independently of the open gain.
(FR)L'invention concerne un circuit d'établissement de courant de repos (3) qui comprend : des transistors d'établissement de courant (Q3, Q4) reliés à des transistors de sortie (Q1, Q2) dans un circuit d'attaque (2) sous la forme d'un miroir de courant, une pluralité de résistances d'établissement de courant (R1 à R4) et une pluralité de commutateurs (ASW1 à ASW4) permettant d'effectuer une commutation vers l'une quelconque des résistances d'établissement de courant (R1 à R4). Ceci permet de régler le courant de repos par le rapport du miroir de courant entre les transistors d'établissement de courant (Q3, Q4) ne possédant aucune connexion avec le gain en boucle ouverte de l'amplificateur de puissance et les transistors de sortie (Q1, Q2), de telle sorte que le courant de repos puisse être arbitrairement réglé indépendamment du gain en boucle ouverte.
(JA) アイドリング電流設定回路3を、ドライバ2の出力トランジスタQ1,Q2に電流ミラー接続された電流設定用トランジスタQ3,Q4と、複数の電流設定用抵抗R1~R4と、複数の電流設定用抵抗R1~R4の何れかに切り替えるための複数のスイッチASW1~ASW4とを備えて構成することにより、パワーアンプの開放利得に関与しない電流設定用トランジスタQ3,Q4と出力トランジスタQ1,Q2との電流ミラー比でアイドリング電流を設定できるようにし、開放利得と独立してアイドリング電流を任意に設定できるようにする。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)