WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007049150) ARCHITECTURE POUR DES SYSTEMES A BASE DE MICROPROCESSEUR COMPORTANT UNE UNITE DE TRAITEMENT DE TYPE INSTRUCTION UNIQUE, DONNEES MULTIPLES (SIMD) ET SYSTEMES ET PROCEDES ASSOCIES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/049150    N° de la demande internationale :    PCT/IB2006/003358
Date de publication : 03.05.2007 Date de dépôt international : 28.09.2006
CIB :
G06F 9/38 (2006.01)
Déposants : ARC INTERNATIONAL (UK) LIMITED [GB/GB]; ARC House, Waterfront Business Park, Elstree Road, Elstree Herts WD6 3BS (GB) (Tous Sauf US)
Inventeurs : WONK, Kar-Lik; (GB).
GRAHAM, Carl; (GB).
TOPHAM, Nigel; (--).
JONES, Simon; (GB).
ARISTOMDEMOU, Aris; (GB).
NEMOUCHI, Yazid; (GB).
LIM, Seow, Chuan; (GB)
Données relatives à la priorité :
60/721,108 28.09.2005 US
Titre (EN) ARCHITECTURE FOR MICROPROCESSOR-BASED SYSTEMS INCLUDING SIMD PROCESSING UNIT AND ASSOCIATED SYSTEMS AND METHODS
(FR) ARCHITECTURE POUR DES SYSTEMES A BASE DE MICROPROCESSEUR COMPORTANT UNE UNITE DE TRAITEMENT DE TYPE INSTRUCTION UNIQUE, DONNEES MULTIPLES (SIMD) ET SYSTEMES ET PROCEDES ASSOCIES
Abrégé : front page image
(EN)An architecture for microprocessor-based systems is provided. The architecture includes a SIMD processing unit and associated systems and methods for optimizing the performance of such a system. In one embodiment systems and methods for performing systolic array-based block matching are provided. In another embodiment, a parameterizable clip instruction is provided. In an additional embodiment, two pair of deblocking instruction for use with the H.264 and VCl codecs provided. In a further embodiment, an instruction and datapath for accelerating sub-pixel interpolation are provided. In another embodiment, systems and methods for selectively decoupling processor extension logic are provided. In yet another embodiment, systems and methods for recording instruction sequences in a microprocessor having dynamically decoupleable extension logic is provided, hi yet one other embodiment, systems and methods for synchronizing multiple processing engines of a SIMD engine are provided.
(FR)La présente invention a trait à une architecture pour des systèmes à base de microprocesseur. L'architecture comporte une unité de traitement SIMD et des systèmes et procédés associés pour l'optimisation de l'efficacité d'un tel système. Dans un mode de réalisation des systèmes et des procédés pour la réalisation d'appariement systolique de blocs à base de réseau sont prévus. Dans un autre mode de réalisation, une instruction de découpage paramétrable est prévu. Dans encore un autre mode de réalisation, deux paires d'instructions de déblocage destinées à être utilisées avec des codecs de type H.264 and VC1 sont prévus. Dans encore un autre mode de réalisation, une instruction et un chemin de données pour l'accélération d'interpolation sous-pixels sont prévus. Dans un autre mode de réalisation, des systèmes et des procédés pour le découplage sélectif de logique d'extension sont prévus. Dans encore un autre mode de réalisation, des systèmes et des procédés pour l'enregistrement de séquences d'instruction dans un processeur comprenant une logique d'extension apte à un découplage dynamique sont prévus. Dans encore un autre mode de réalisation, des systèmes et des procédés pour la synchronisation d'une pluralité de moteurs de traitement d'un moteur SIMD sont prévus.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)