WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007020694) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2007/020694 N° de la demande internationale : PCT/JP2005/015072
Date de publication : 22.02.2007 Date de dépôt international : 18.08.2005
CIB :
H01L 27/08 (2006.01) ,H01L 21/761 (2006.01) ,H01L 21/8244 (2006.01) ,H01L 27/11 (2006.01)
Déposants : TANAKA, Takuji[JP/JP]; JP (UsOnly)
FUJITSU LIMITED[JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
Inventeurs : TANAKA, Takuji; JP
Mandataire : YOKOYAMA, Junichi; c/o FUJITSU LIMITED 1-1, Kamikodanaka 4-chome Nakahara-ku, Kawasaki-shi Kanagawa 211-8588, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abrégé : front page image
(EN) Disclosed are a semiconductor device which is suitable for stabilization of characteristics in a semiconductor element, and a method for manufacturing such a semiconductor device. Specifically disclosed is a semiconductor device having a triple well structure wherein characteristics of a transistor within the triple well are stabilized. Also specifically disclosed is a method for manufacturing such a semiconductor device. The semiconductor device comprises a first well region and a second well region in a semiconductor substrate, and a plurality of transistors formed in the second well region. The semiconductor device also comprises a through-hole region so formed as to penetrate the first well region for electrically connecting the second well region and the semiconductor substrate at the bottom of the second well. The semiconductor device is characterized in that the boundary of the through-hole region is positioned between the transistors so that it is away from the transistors in a planar view.
(FR) La présente invention concerne un dispositif semi-conducteur qui est adapté pour la stabilisation de caractéristiques dans un élément semi-conducteur, ainsi qu’un procédé pour fabriquer un tel dispositif semi-conducteur. L’invention concerne en particulier un dispositif semi-conducteur ayant une structure à puits triple dans laquelle les caractéristiques d’un transistor dans le puits triple sont stabilisées. L’invention décrit également en particulier un procédé pour fabriquer un tel dispositif semi-conducteur. Le dispositif semi-conducteur comprend une première région de puits et une seconde région de puits dans un substrat semi-conducteur, et une pluralité de transistors formés dans la seconde région de puits. Le dispositif semi-conducteur comprend également une région de trous traversants formée de manière à pénétrer dans la première région de puits pour connecter électriquement la seconde région de puits et le substrat semi-conducteur au fond du second puits. Le dispositif semi-conducteur est caractérisé en ce que la limite de la région de trous traversants est positionnée entre les transistors de sorte qu’elle est éloignée des transistors dans une vue en plan.
(JA) (課題) 本発明は、半導体素子の特性の安定に好適な半導体装置及びその製造方法に関し、トリプルウエル構造を有する半導体装置のトリプルウエル内のトランジスタの特性の安定化を図った半導体装置及びその製造方法を提供することを課題とする。 (解決手段) 上記の課題を解決するため、本発明係る半導体装置は、半導体基板内に第1ウエル領域と第2ウエル領域と、前記第2ウエル領域に形成された複数のトランジスタとを備える。また、半導体装置は、前記第1ウエル領域を貫通して形成され、前記第2ウエルの底部において、前記第2ウエル領域と前記半導体基板とを電気的に導通する貫通口領域とを備える。そして、上記の半導体装置は、前記貫通口領域の境界が、前記トランジスタ間に配置され、前記トランジスタから、平面的にはなれて配置されていることを特徴とする。                  
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)