WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2007020686) DISPOSITIF SEMI-CONDUCTEUR ET PROCEDE DE FABRICATION IDOINE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2007/020686 N° de la demande internationale : PCT/JP2005/014930
Date de publication : 22.02.2007 Date de dépôt international : 15.08.2005
CIB :
H01L 21/8246 (2006.01) ,H01L 27/105 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
8239
Structures de mémoires
8246
Structures de mémoires mortes (ROM)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
Déposants : OKITA, Yoichi[JP/JP]; JP (UsOnly)
KOMURO, Genichi[JP/JP]; JP (UsOnly)
FUJITSU LIMITED[JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi Kanagawa 2118588, JP (AllExceptUS)
Inventeurs : OKITA, Yoichi; JP
KOMURO, Genichi; JP
Mandataire : OKAMOTO, Keizo; OKAMOTO PATENT OFFICE Yamanishi Bldg 4F 11-7, Nihonbashi Ningyo-cho 3-chome Chuo-ku, Tokyo 1030013, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCEDE DE FABRICATION IDOINE
(JA) 半導体装置とその製造方法
Abrégé :
(EN) Disclosed is a semiconductor device wherein a contact plug, which does not hamper orientation of a lower electrode of a capacitor and is hardly oxidized in an oxygen atmosphere, is arranged directly below the capacitor. Also disclosed is a method for manufacturing such a semiconductor device. Specifically disclosed is a semiconductor device comprising a silicon substrate (1), a first source/drain region (8a) formed in a surface layer of the silicon substrate (1), a first insulating film (11) having a first hole (11a) on the first source/drain region (8a), a conductive film (24) formed on the inner surface of the first hole (11a), a filling body (25a) which is so formed on the conductive film (24) as to have a thickness enough to fill up the first hole (11a) and as to form a first contact plug (26) together with the conductive film (24) while having an upper surface composed of an amorphous insulating material, and a capacitor Q which is formed on the first contact plug (26) and comprises a lower electrode (21a) electrically connected with the conductive film (24), a capacitor dielectric film (22a) composed of a ferroelectric material, and an upper electrode (23a).
(FR) L’invention concerne un dispositif semi-conducteur dans lequel une fiche de contact, qui ne perturbe pas l’orientation d’une électrode inférieure d’un condensateur et est à peine oxydée dans une atmosphère d’oxygène, est disposée directement au-dessous du condensateur. Elle concerne également un procédé de fabrication d’un tel dispositif semi-conducteur. Elle concerne spécifiquement un dispositif semi-conducteur comprenant un substrat de silicium (1), une première région de source/drain (8a) formée dans une couche superficielle du substrat de silicium (1), un premier film isolant (11) ayant un premier trou (11a) sur la première région de source/drain (8a), un film conducteur (24) formé sur la surface interne du premier trou (11a), un corps de remplissage (25a) qui est formé sur le film conducteur (24) de manière à avoir une épaisseur suffisante pour remplir le premier trou (11a) et à constituer une première fiche de contact (26) avec le film conducteur (24) tout en ayant une surface supérieure composée d’un matériau isolant amorphe, et un condensateur Q qui est formé sur la première fiche de contact (26) et comprend une électrode inférieure (21a) connectée électriquement au film conducteur (24), un film diélectrique à condensateur (22a) composé d’un matériau ferroélectrique, et une électrode supérieure (23a).
(JA) 【課題】 キャパシタの下部電極の配向を阻害せず、且つ酸素雰囲気中で酸化され難いコンタクトプラグをキャパシタ直下に備えた半導体装置とその製造方法を提供すること。 【解決手段】 シリコン基板1と、シリコン基板1の表層に形成された第1ソース/ドレイン領域8aと、第1ソース/ドレイン領域8aの上に第1ホール11aを備えた第1絶縁膜11と、第1ホール11aの内面に形成された導電膜24と、導電膜24上に第1ホール11aを埋める厚さに形成され、該導電膜24と共に第1コンタクトプラグ26を構成し、上面が非晶質の絶縁性材料で構成された充填体25aと、第1コンタクトプラグ26上に形成され、導電膜24と電気的に接続された下部電極21a、強誘電体材料で構成されるキャパシタ誘電体膜22a、及び上部電極23aを備えたキャパシタQとを有する半導体装置による。                                                                                 
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)