WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007020539) CIRCUIT LIMITEUR DE COURANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/020539    N° de la demande internationale :    PCT/IB2006/052435
Date de publication : 22.02.2007 Date de dépôt international : 17.07.2006
CIB :
G05F 1/56 (2006.01)
Déposants : NXP B.V. [NL/NL]; High Tech Campus 60, NL-5656 AG Eindhoven (NL) (Tous Sauf US).
DE CREMOUX, Guillaume [FR/GB]; (NL) (US Seulement)
Inventeurs : DE CREMOUX, Guillaume; (NL)
Mandataire : PENNINGS, Johannes; NXP Semiconductors, IP Department, High Tech Campus 60, NL-5656 AG Eindhoven (NL)
Données relatives à la priorité :
05107543.0 17.08.2005 EP
Titre (EN) CURRENT LIMITER CIRCUIT
(FR) CIRCUIT LIMITEUR DE COURANT
Abrégé : front page image
(EN)The present invention relates to a circuit configuration for detecting and rapidly limiting large current increase based on high current injection at the output terminal (out). In particular, a gate-controlled switching device (PO), controlled by a driver circuit (40) through a low resistive element (RO) and passed through by a current overshoot, will be alternatively driven by the circuit of the present invention while having its control terminal charged by the high injected current. Thus, when large voltage increase generated by a steep front impulse with a positive slope is detected by the capacitor (C) and transmitted to the gate terminal (GateN), the circuit of the present invention bypasses the driver circuit (40) while injecting a significant current peak issued from the transistor (P3) towards the gate terminal (GateP) of the gate-controlled switching device (PO), whereas the capacitor (C) is discharging very slowly through the gate terminal (GateN). The current amplification leading to the injected current peak is made through the use of the current mirror (P4, P3) with a large current mirror ratio and enhanced by the presence of the diodes (DO, Dl). In a quiescent mode or when large voltage decrease generated by a steep front impulse with a negative slope is detected by the capacitor (C) and transmitted to the gate terminal (GateN), the transistor (P4) becomes short-circuited by the current source (C S3) sourcing the current flowing through the diode (Dl), such that the current mirror (P4+P5, P3) is virtually replaced by the current mirror (P5, P3) with a much lower current mirror ratio. As a result, the low current of the sinking current source (CS2) will be sufficient to sink the lower current mirrored by the current mirror (P3, P5) and will then allow the driver circuit (40) to take over the control of the switching device (PO). Finally, this circuit configuration operates unidirectionally while limiting large current increase but not large current decrease through the gate-controlled switching device (PO).
(FR)L'invention concerne une configuration de circuit pour détecter et limiter rapidement une forte augmentation de courant à partir d'une injection de courant élevé au niveau de la borne de sortie (out). En particulier, un dispositif de commutation commandé par la gâchette (PO), commandé par un circuit d'attaque (40) par l'intermédiaire d'un élément à faible résistivité (RO) et traversé par un dépassement de courant, peut être commandé également par le circuit selon l'invention tandis que sa borne de commande est chargée par le courant injecté élevé. Ainsi, lorsqu'une forte augmentation de courant générée par une impulsion à flancs raides présentant une pente positive est détectée par le condensateur (C) et transmise à la borne de gâchette (GateN), le circuit selon l'invention dérive le circuit d'attaque (40) tout en injectant une crête de courant importante en provenance du transistor (P3) vers la borne de gâchette (GateP) du dispositif de commutation commandé par la gâchette (PO), tandis que le condensateur (C) se décharge très lentement à travers la borne de gâchette (GateN). L'amplification de courant entraînant la crête de courant injectée est effectuée au moyen du miroir de courant (P4, P3) avec un rapport de miroir de courant élevé et elle est accrue par la présence des diodes (DO, Dl). Dans un mode de repos ou lorsqu'une importante baisse de tension générée par une impulsion à flancs raides présentant une pente négative est détectée par le condensateur (C) et transmise à la borne de gâchette (GateN), le transistor (P4) est court-circuité par la source de courant (C S3) fournissant le courant qui circule à travers la diode (Dl), de sorte que le miroir de courant (P4+P5, P3) est remplacé virtuellement par le miroir de courant (P5, P3) avec un rapport de miroir de courant nettement inférieur. De cette manière, le faible courant de la source de courant d'écoulement (CS2) sera suffisant pour écouler le courant inférieur reflété par le miroir de courant (P3, P5) et permettra ensuite au circuit d'attaque (40) de prendre le contrôle du dispositif de commutation (PO). Enfin, cette configuration de circuit fonctionne de façon unidirectionnelle et limite une forte augmentation de courant, mais pas une forte baisse de courant à travers le dispositif de commutation commandé par la gâchette (PO).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)