WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007015435) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/015435    N° de la demande internationale :    PCT/JP2006/315019
Date de publication : 08.02.2007 Date de dépôt international : 28.07.2006
Demande présentée en vertu du Chapitre 2 :    29.05.2007    
CIB :
H01L 21/60 (2006.01), H01L 21/82 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
YAMADA, Yutaka; (US Seulement).
KISHIDA, Takeshi; (US Seulement).
TAMURA, Yoshikazu; (US Seulement).
SOGAWA, Yasuo; (US Seulement).
HIROFUJI, Masanori; (US Seulement)
Inventeurs : YAMADA, Yutaka; .
KISHIDA, Takeshi; .
TAMURA, Yoshikazu; .
SOGAWA, Yasuo; .
HIROFUJI, Masanori;
Mandataire : HAYASE, Kenichi; HAYASE & CO. Patent Attorneys 4F, The Sumitomo Building No.2 4-7-28, Kitahama, Chuo-ku Osaka-shi, Osaka 5410041 (JP)
Données relatives à la priorité :
2005-222501 01.08.2005 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)Provided is a semiconductor device having staggered pad arrangement wherein pads are arranged by being alternately shifted, as a pad arrangement for connecting with an external package on an LSI. In the semiconductor device, wire short-circuit during assembly, chip size increase due to wire short-circuit prevention, propagation of power supply and GND noise due to reduction of an IO cell interval, signal transmission delay difference due to pad position shift, and the like can be eliminated. In the semiconductor device, a plurality of pads to be connected with functional terminals of the external package on the semiconductor element are arranged in two rows along the periphery of the semiconductor element. The arrangement order of the pads on the semiconductor element is different from that of the functional terminals of the external package.
(FR)La présente invention concerne un dispositif semi-conducteur comportant une disposition de pastilles décalées, les pastilles étant disposées en décalage alterné, comme une disposition de pastilles pour connexion à un ensemble externe sur un circuit LSI. Ce dispositif semi-conducteur permet d’éliminer les courts-circuits pendant l'assemblage, les augmentations de taille de puce causées par la prévention des courts-circuits, la propagation de l'alimentation en énergie et le bruit de fond causé par la réduction d'un intervalle d'entrée-sortie, la différence de retard de transmission de signal causée par le décalage de position des pastilles et assimilés. Dans ce dispositif semi-conducteur, une pluralité de pastilles à connecter à des bornes fonctionnelles de l'ensemble externe sur l’élément semi-conducteur sont disposées en deux lignes le long de la périphérie de l’élément semi-conducteur. L’ordre de disposition des pastilles sur l’élément semi-conducteur est différent de celui des bornes fonctionnelles de l’ensemble externe.
(JA) LSI上の外部パッケージと接続するパッド配置として、パッドを交互にずらして配置する千鳥パッド配置において、組み立て時のワイヤーショートや、ワイヤーショート回避によるチップサイズの増加、IOセル間隔が詰まることによる電源、GNDノイズの伝播、パッド位置がずれることによる信号伝達遅延差等、の発生を解消できる半導体装置を提供する。  半導体素子上の外部パッケージの機能端子と接続される複数のパッドが前記半導体素子の周辺に沿って2列に配置されている半導体装置において、半導体素子上の複数のパッドの並び順を、前記外部パッケージにおける前記機能端子の並び順と異なる、ものとする。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)