WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007011627) DISPOSITIF À SEMI-CONDUCTEUR COMPRENANT UNE COUCHE À HÉTÉROSTRUCTURE CONTRAINTE SUR UNE COUCHE DE CONTRAINTE ET PROCÉDÉS ASSOCIÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/011627    N° de la demande internationale :    PCT/US2006/027119
Date de publication : 25.01.2007 Date de dépôt international : 14.07.2006
Demande présentée en vertu du Chapitre 2 :    15.05.2007    
CIB :
H01L 29/15 (2006.01), H01L 29/10 (2006.01), H01L 21/8234 (2006.01)
Déposants : MEARS Technologies, Inc. [US/US]; 1100 Winter Street, Suite 4700, Waltham, Massachusetts 02451 (US) (Tous Sauf US).
MEARS, Robert J. [GB/US]; (US) (US Seulement).
KREPS, Scott A. [US/US]; (US) (US Seulement)
Inventeurs : MEARS, Robert J.; (US).
KREPS, Scott A.; (US)
Mandataire : REGAN, Christopher F.; 255 S. Orange Ave, Suite 1401, Orlando, Florida 32802-3791 (US)
Données relatives à la priorité :
60/699,949 15.07.2005 US
11/457,256 13.07.2006 US
11/457,263 13.07.2006 US
Titre (EN) SEMICONDUCTOR DEVICE INCLUDING A STRAINED SUPERLATTICE LAYER ABOVE A STRESS LAYER AND ASSOCIATED METHODS
(FR) DISPOSITIF À SEMI-CONDUCTEUR COMPRENANT UNE COUCHE À HÉTÉROSTRUCTURE CONTRAINTE SUR UNE COUCHE DE CONTRAINTE ET PROCÉDÉS ASSOCIÉS
Abrégé : front page image
(EN)A semiconductor device may include a stress layer (26') and a strained superlattice layer (425') above the stress layer and including a plurality of stacked groups of layers. More particularly, each group of layers of the strained superlattice layer may include a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions.
(FR)La présente invention concerne un dispositif à semi-conducteur pouvant comprendre une couche de contrainte (26') recouverte d’une couche à hétérostructure contrainte (425') dotée d’une pluralité de groupes de couches superposés. Plus particulièrement, chaque groupe de couches de la couche à hétérostructure contrainte peut comporter une pluralité de monocouches semi-conductrices de base superposées définissant une section semi-conductrice de base, et au moins une monocouche non semi-conductrice contrainte au sein d’un réseau cristallin de sections semi-conductrices de base adjacentes.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)