WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007011438) PROCEDE ET STRUCTURE POUR LA REDUCTION DE TAUX D'ERREURS INTERMITTENTES DANS DES CIRCUITS INTEGRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/011438    N° de la demande internationale :    PCT/US2006/013173
Date de publication : 25.01.2007 Date de dépôt international : 07.04.2006
CIB :
H01L 21/44 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
CABRAL, Cyril, Jr. [US/US]; (US) (US Seulement).
GORDON, Michael, S. [US/US]; (US) (US Seulement).
RODBELL, Kenneth, P. [US/US]; (US) (US Seulement)
Inventeurs : CABRAL, Cyril, Jr.; (US).
GORDON, Michael, S.; (US).
RODBELL, Kenneth, P.; (US)
Mandataire : OLSEN, Arlen, L.; SCHMEISER, OLSEN & WATTS, 22 Century Hill Drive, Suite 302, Latham, NY 12110 (US)
Données relatives à la priorité :
11/183,647 18.07.2005 US
Titre (EN) METHOD AND STRUCTURE FOR REDUCTION OF SOFT ERROR RATES IN INTEGRATED CIRCUITS
(FR) PROCEDE ET STRUCTURE POUR LA REDUCTION DE TAUX D'ERREURS INTERMITTENTES DANS DES CIRCUITS INTEGRES
Abrégé : front page image
(EN)A structure and a method for reduction of soft error rates in integrated circuits. The structure including: a semiconductor substrate; and a stack of one or more wiring levels stacked from a lowermost wiring level to an uppermost wiring level, the lowermost wiring level nearer the semiconductor substrate than the uppermost wiring level; and an alpha particle blocking layer on a top surface of the uppermost wiring level of the one or more wiring levels, the blocking layer comprising metal wires and a dielectric material, the blocking layer having a combination of a thickness of the blocking layer and a volume percent of metal wires in the blocking layer sufficient to stop a predetermined percentage of alpha particles of a selected energy or less striking the blocking layer from penetrating into the stack of one or more wiring levels or the substrate.
(FR)L'invention concerne une structure et un procédé pour la réduction de taux d'erreurs intermittentes dans des circuits intégrés. La structure de l'invention comprend : un substrat semi-conducteur ; une pile d'un ou de plusieurs niveaux de câblage empilés d'un niveau de câblage inférieur à un niveau de câblage supérieur, le niveau de câblage inférieur étant plus proche du substrat semi-conducteur que le niveau de câblage supérieur ; et une couche d'arrêt de particules alpha située sur une surface supérieure du niveau de câblage supérieur du ou des niveaux de câblage, ladite couche d'arrêt comprenant des fils métalliques et un matériau diélectrique. Une combinaison d'épaisseur de la couche d'arrêt et d'un pourcentage volumique de fils métalliques dans celle-ci permet de bloquer un pourcentage déterminé de particules alpha d'énergie sélectionnée ou de réduire l'impact des particules sur ladite couche et d'empêcher ces dernières de pénétrer dans la pile du ou des niveaux de câblage ou dans le substrat.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)